在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<abbr id="27omo"></abbr>

<menu id="27omo"><dl id="27omo"></dl></menu>
    • <label id="27omo"><tt id="27omo"></tt></label>

      新聞中心

      EEPW首頁 > EDA/PCB > 設計應用 > Verilog HDL設計進階:有限狀態(tài)機的設計原理及其代

      Verilog HDL設計進階:有限狀態(tài)機的設計原理及其代

      作者: 時間:2013-08-27 來源:網(wǎng)絡 收藏

      由于 和 V 行為描述用于綜合的歷史還只有短短的幾年,可綜合風格的 和VHDL的語法只是它們各自語言的一個子集。又由于HDL的可綜合性研究近年來非常活躍,可綜合子集的國際標準目前尚未最后形成,因此各廠商的綜合器所支持的HDL子集也略有所不同。

      本文引用地址:http://www.biyoush.com/article/189516.htm

      本書中有關可綜合風格的 HDL的內容,我們只著重介紹RTL級、算法級和門級邏輯結構的描述,而系統(tǒng)級(數(shù)據(jù)流級)的綜合由于還不太成熟,暫不作介紹。

      由于寄存器傳輸級(RTL)描述是以時序邏輯抽象所得到的有限狀態(tài)機為依據(jù)的,所以把一個時序邏輯抽象成一個同步有限狀態(tài)機是設計可綜合風格的Verilog HDL模塊的關鍵。

      在本章中我們將通過各種實例由淺入深地來介紹各種可綜合風格的Verilog HDL模塊,并把重點放在時序邏輯的可綜合有限狀態(tài)機的Verilog HDL設計要點。至于組合邏輯,因為比較簡單,只需閱讀典型的用Verilog HDL描述的可綜合的組合邏輯的例子就可以掌握。

      為了更好地掌握可綜合風格,還需要較深入地了解阻塞和非阻塞賦值的差別和在不同的情況下正確使用這兩種賦值的方法。只有深入地理解阻塞和非阻塞賦值語句的細微不同,才有可能寫出不僅可以仿真也可以綜合的Verilog HDL模塊。

      只要按照一定的原則來編寫就可以保證Verilog模塊綜合前和綜合后仿真的一致性。符合這樣條件的可綜合模塊是我們設計的目標,因為這種是可移植的,可綜合到不同的FPGA和不同工藝的ASIC中,是具有知識產(chǎn)權價值的軟核。

      4.4.1 有限狀態(tài)機(FSM)設計原理

      有限狀態(tài)機是由寄存器組和組合邏輯構成的硬件時序電路。有限狀態(tài)機的狀態(tài)(即由寄存器組的1和0的組合狀態(tài)所構成的有限個狀態(tài))只可能在同一時鐘跳變沿的情況下才能從一個狀態(tài)轉向另一個狀態(tài)。

      有限狀態(tài)機的下一個狀態(tài)不但取決于各個輸入值,還取決于當前所在狀態(tài)。這里指的是米里Mealy型有限狀態(tài)機,而莫爾Moore型有限狀態(tài)機的下一個狀態(tài)只決于當前狀態(tài)。

      Verilog HDL中可以用許多種方法來描述有限狀態(tài)機,最常用的方法是用always語句和case語句。如圖4.1所示的狀態(tài)轉移圖表示了一個有限狀態(tài)機,例4.1的程序就是該有限狀態(tài)機的多種Verilog HDL模型之一。

      圖4.1的狀態(tài)轉移圖表示了一個四狀態(tài)的有限狀態(tài)機。它的同步時鐘是Clock,輸入信號是A和Reset,輸出信號是F和G。

      狀態(tài)的轉移只能在同步時鐘(Clock)的上升沿時發(fā)生,往哪個狀態(tài)的轉移則取決于目前所在的狀態(tài)和輸入的信號(Reset和A)。下面的例子是該有限狀態(tài)機的Verilog HDL模型之一。

      例4.1:Gray碼有限狀態(tài)機模型1。

      module fsm (Clock, Reset, A, F, G); //模塊聲明
      input Clock, Reset, A;
      output F,G;
      reg F,G;
      reg [1:0] state ;

      parameter //狀態(tài)聲明
      Idle = 2’b00, Start = 2’b01,
      Stop = 2’b10, Clear = 2’b11;

      always @(posedge Clock)
      if (!Reset) begin
      state = Idle; F=0; G=0; //默認狀態(tài)
      end
      else case (state)
      idle: begin //Idle狀態(tài)
      if (A) begin
      state = Start;
      G=0;
      end
      elsestate = idle;
      end
      start: //Start狀態(tài)
      if (!A) state = Stop;
      else state = start;
      Stop: begin //Stop狀態(tài)
      if (A) begin
      state = Clear;
      F = 1;
      end
      else state = Stop;
      end
      Clear: begin //Clear狀態(tài)
      if (!A) begin
      state =Idle;
      F =0; G =1;
      end
      else state = Clear;
      end
      endcase
      endmodule

      也可以用下面的Verilog HDL模型來表示同一個有限狀態(tài)。


      例4.2:獨熱碼有限狀態(tài)和模型。

      module fsm (Clock, Reset, A, F, G); //模塊聲明
      input Clock, Reset, A;
      output F,G;
      reg F,G;
      reg [3:0] state ;

      parameter //狀態(tài)聲明
      Idle = 4’b1000,
      Start = 4’b0100,
      Stop = 4’b0010,
      Clear = 4’b0001;

      always @(posedge clock)
      if (!Reset) begin
      state = Idle; F=0; G=0; //默認狀態(tài)
      end
      else case (state)
      Idle: begin //Idel狀態(tài)
      if (A) begin
      state = Start;
      G=0;
      end
      else state = Idle;
      end
      Start: //Start狀態(tài)
      if (!A) state = Stop;
      else state = Start;
      Stop: begin //Stop狀態(tài)
      if (A) begin
      state = Clear;
      F = 1;
      end
      else state = Stop;
      end
      Clear: begin //Clear狀態(tài)
      if (!A) begin
      state =Idle;
      F=0; G=1;
      end
      else state = Clear;
      end
      default: state =Idle; //默認狀態(tài)
      endcase
      endmodule


      例4.2與例4.1的主要不同點是狀態(tài)編碼方式。例4.2采用了獨熱編碼,而例4.1則采用Gray碼,究竟采用哪一種編碼好要看具體情況而定。


      上一頁 1 2 3 下一頁

      關鍵詞: Verilog HDL 進階 代碼

      評論


      相關推薦

      技術專區(qū)

      關閉