2.2.2 A/D控制器設(shè)計(jì)
　　AD7864的工作時(shí)序圖如圖3所示。當(dāng)CONVST信號(hào)為下降沿時(shí)啟動(dòng)一次四通道的A/D轉(zhuǎn)換，因此采樣頻率決定于CONVST信號(hào)的頻率，在第一通道開(kāi)始轉(zhuǎn)換之后BUSY信號(hào)為高，四通道轉(zhuǎn)換全部結(jié)束后變?yōu)榈?，EOC為高表明正在轉(zhuǎn)換，為低表示一次轉(zhuǎn)換結(jié)束，可讀取結(jié)果，此時(shí)將片選置為低，同時(shí)將讀信號(hào)RD置低即可從數(shù)據(jù)線上將數(shù)據(jù)讀出。為了便于控制采樣頻率，設(shè)置AD_START和CLOCK信號(hào)分別作為外部控制A/D開(kāi)始轉(zhuǎn)換信號(hào)和時(shí)鐘信號(hào)。

　　本文采用硬件選擇通道方式，SL1、SL2置高，兩通道依次按順序轉(zhuǎn)換。由于兩通道采樣數(shù)據(jù)使用同一路數(shù)據(jù)總線依次讀出，采用有限狀態(tài)機(jī)(FSM)實(shí)現(xiàn)各通道數(shù)據(jù)的采集。狀態(tài)機(jī)是邏輯設(shè)計(jì)中最重要的設(shè)計(jì)內(nèi)容之一，通過(guò)狀態(tài)轉(zhuǎn)移圖設(shè)計(jì)手段可以將復(fù)雜的控制時(shí)序圖形化表示，分解為狀態(tài)之間的轉(zhuǎn)換關(guān)系，將問(wèn)題簡(jiǎn)化。VHDL流水線設(shè)計(jì)方法可以提高系統(tǒng)的工作頻率，采用VHDL語(yǔ)言編寫(xiě)控制程序。
　　狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖如圖4所示，共分為6個(gè)工作狀態(tài)：零狀態(tài)(idle)、等待狀態(tài)(STAND_BY)、轉(zhuǎn)換第一通道數(shù)據(jù)(CH0_CONVST)、讀第一通道數(shù)據(jù)(CH0_RD)、轉(zhuǎn)換第二通道數(shù)據(jù)(CH1_CONVST)以及讀第二通道數(shù)據(jù)(CH1_RD)。

　　設(shè)計(jì)控制器端口類(lèi)型及說(shuō)明如表1所示。