天然氣體積修正儀數(shù)據采集模塊設計
加入技術交流群
天然氣在輸送、分配和使用過程中，需要對天然氣的輸送量、分配量和用戶用量進行計量。在天然氣流量的實用計量中，通常用某一段時間間隔內通過天然氣管道輸送的天然氣總量來表示，即天然氣的體積總量。天然氣總量的計量對象類型很多，氣源售出計量、城市購入計量、區(qū)域供氣計量和用戶用氣計量等。目前國內天然氣大都使用體積計量的方法，但由于天然氣在不同的溫度和壓力下，氣體體積有較為明顯的變化，采用簡單的體積計量，明顯不符合公平交易的原則。如何將工況下的天然氣體積通過溫度、壓力和壓縮系數(shù)進行修正，從而得到標準狀況下的體積，是保證天然氣貿易結算公平的關鍵所在。信息技術的不斷發(fā)展、計算機技術在計量系統(tǒng)中的廣泛應用將會提高天然氣的計量精度，加快測量數(shù)據的傳遞速度。
1 儀表總體設計
天然氣體積修正儀主要完成天然氣流量的自動修正，適于安裝在工廠、住宅等環(huán)境，實時反映天然氣的流量計量情況，并可與上位機進行通信，為上位機管理軟件提供數(shù)據支持。
體積修正儀通過壓力傳感器和溫度傳感器采集壓力和溫度信息，結合氣體流量計采集的流量脈沖信號進行天然氣流量的自動修正，并通過RS232標準進行串口數(shù)據傳送。圖1是體積修正儀的結構示意圖。
天然氣體積修正儀根據功能設計如下5個模塊：數(shù)據采集模塊、體積修正模塊、液晶顯示模塊、按鍵模塊以及與上位機通信模塊。幾個功能模塊采用低功耗FPGA器件，以Nios Ⅱ嵌入式處理器為核心，利用SoPC技術完成嵌入式開發(fā)。
2 數(shù)據采集模塊設計
在天然氣體積修正儀設計中，數(shù)據采集模塊是保證測量和計算精度的首要模塊。分為輸入檢測和數(shù)據處理兩部分。
2.1 輸入檢測
天然氣體積修正儀前端測量中涉及2個模擬量：溫度和壓力信號。根據溫度和壓力值可計算出天然氣的壓縮因子，從而校正天然氣的體積。
2.1.1 溫度檢測
照顧到民用和商用的范圍，設計采用Pt100陶瓷高性能鉑熱電阻溫度計作為測溫元件，鉑在氧化性介質中，甚至在高溫下的物理、化學性質都很穩(wěn)定。另外，Pt100溫度傳感器還具有抗振動、穩(wěn)定性好、準確度高、耐高壓等優(yōu)點。
本設計氣體溫度范圍為：-30 ℃～70 ℃。經放大電路放大后電壓變化范圍在0V～4.5 V之間。
2.1.2 壓力檢測
由于工作壓力范圍為0～10 MPa，經過選型，采用CGYL-202壓力變送器，其三線制輸出電壓范圍為0 V～5 V，配合溫度信號，方便后續(xù)模數(shù)轉換。壓力變送器采用硅杯壓阻傳感器為敏感元件，具有體積小、質量輕、結構簡單和穩(wěn)定性好的優(yōu)點，精度也較高。且具有本安防爆認證，防震性能好。
2.2 A/D轉換及數(shù)據處理[2]
經采集的溫度壓力信號在參與壓縮因子計算前必須經過模數(shù)轉換。
本設計采用12位4通道、高速低功耗A/D轉換芯片AD7864。AD7864是美國ADI公司生產的逐次逼近式并行輸出的A/D轉換器，片內由12位ADC、時鐘電路、5 V高精度參考電壓源和比較器組成，無需任何外部電路即可完成整個A/D轉換的過程。該轉換器自身帶有4路采樣/保持電路，可同時進行采樣轉換，這樣就節(jié)省了系統(tǒng)的硬件電路空間。該器件最快轉換時間可達1.65μs，信號輸入范圍可為0 V～5 V、±5 V或±10 V。
AD7864的控制狀態(tài)引腳主要有：
(1)轉換啟動信號CONVST，下降沿觸發(fā)一次四通道轉換；
(2)工作狀態(tài)忙信號輸出BUSY，高為忙；
(3)讀轉換結果控制信號RD，低電平有效；
(4)片選信號CS，低電平有效；
(5)轉換結束狀態(tài)輸出信號EOC，低電平有效；
(6)通道選擇信號線SL1～SL4；
(7)硬件/軟件通道選擇方式H/S SEL；
(8)第1個數(shù)據輸出狀態(tài)信號FRSTDATA，第1通道轉換結束數(shù)據可讀觸發(fā)為高，第2通道轉換結束變?yōu)榈汀?br />本系統(tǒng)采用EP1C12Q240型FPGA，其足夠的引腳資源完全能夠滿足需求。
2.2.1 數(shù)據采集模塊總體設計
為了讓CPU專注于處理其他任務，專門在FPGA內部設計一個A/D硬件控制器，負責對A/D的采樣控制，并將采樣數(shù)據進行濾波處理。該控制器還可以根據CPU的輸出控制字改變采樣的頻率。
頻譜分析的誤差很大程度來自采樣窗口和實際波形的同步不嚴格，造成頻譜泄漏。為消除頻譜泄漏引起的誤差，常用的方法有硬件同步和加窗處理。硬件同步的方法比較多，常用的主要有使用PLL電路進行同步。因此，按照GB/T14549-1993要求，用FPGA內部高精度的PLL產生采樣時鐘來實現(xiàn)嚴格的同步采樣，以保證窗口間無重疊和間隔，并能嚴格與被測信號頻率同步。
在本模塊中，所有時序控制均由FPGA完成，采用VHDL語言對FPGA進行配置，配置后的硬件功能包括對A/D轉換器的控制、12位并行數(shù)據的處理和數(shù)據的濾波。
設計2個控制器完成上述功能：A/D控制器和濾波器。A/D控制器用來控制A/D時序，完成A/D轉換功能。濾波模塊完成數(shù)據的后續(xù)處理。設計模塊圖如圖2所示。
評論