在本文章中，我們將介紹各種技巧，電路板設計者可以用它們幫助自己實現設計所需的ESD等級，從而保證所選的ESD保護器件能夠通過在系統(tǒng)ESD測試。

　　圖1

　　背景

　　現代電子設備(從LCD電視到手機)使用的很多芯片集都是采用130nm以下的工藝技術開發(fā)而成。這些技術的最低DC電壓容差超過3.3V，所以ESD脈沖對這類器件的影響是毀滅性的。并且，“板上”或“片上”ESD保護要求已降至500V，遠遠低于8kV 現場要求的典型值。

　　因此，考慮到小型芯片集的弱點，電路板設計者不僅需要外部ESD保護，還需要確保它足夠穩(wěn)定。如先前的白皮書所述，在受保護的數據線路或I/O引腳上安裝額定電壓為8kV的ESD器件并不能保證在系統(tǒng)測試時芯片集本身會通過8kV的電壓。

　　通常，ESD器件本身不會提供充足的保護，從而導致芯片集過早損壞。本白皮書提供了幾點指導意見，設計者可以用它來加強板上ESD保護。

　　器件布置與布局

　　器件位置和布局對于讓ESD保護器發(fā)揮最大效用具有至關重要的作用。為此，設計者最好了解各種寄生電感的板級效應。還特別介紹了電感，因為8kV ESD(即30A)時，僅1nH的電感就會通過關聯在PCB跡線上產生30V的尖峰電壓。

　　在決定ESD器件布局時，應該考慮4種寄生電感，即LESD、LGND、LIC和LPORT，其位置如圖2所示。

　　圖2

　　LESD和LGND能夠提高箝位電壓(或VIC)，而LIC和LPORT則對設計者有利。我們先介紹這2種有害電感。