基于Cadence_Allegro的高速PCB設(shè)計(jì)信號(hào)完整性分析與仿真
加入技術(shù)交流群
2 基于Cadence_Allegro的仿真結(jié)果及分析
2．1 高速14位ADC／DAC應(yīng)用系統(tǒng)簡(jiǎn)介
如圖2所示，該應(yīng)用系統(tǒng)可做ADC／DAC芯片驗(yàn)證，基于Cyclone2系列的FPGA，可實(shí)現(xiàn)DDC，DDS功能。實(shí)際應(yīng)用中待測(cè)ADC選用Linear公司14位105 MS／s的芯片LTC2284，DAC芯片采用AD公司14位、210 MSPS的芯片AD9783，系統(tǒng)PCB設(shè)計(jì)如圖2所示。本文引用地址：http://www.biyoush.com/article/178953.htm
2．2 對(duì)AD時(shí)鐘信號(hào)的反射仿真與分析
仿真主要基于IBIS模型，它是用于描述I／O緩沖信息特性的模型，它可以將一個(gè)輸出輸入端口的行為描述分解為一系列的簡(jiǎn)單的功能模塊，由這些簡(jiǎn)單的功能模塊就可以建立起完整的IBIS模型。本應(yīng)用系統(tǒng)時(shí)鐘是由FPGA軟件倍頻后經(jīng)由時(shí)鐘緩沖器件分配到ADC，DAC網(wǎng)絡(luò)的。提取的由FPGA鎖相環(huán)到時(shí)鐘緩沖芯片的拓?fù)浣Y(jié)構(gòu)如圖3所示。
對(duì)其SI仿真如圖4所示。
由圖4可知，由于合理的布局布線，高頻差分時(shí)鐘信號(hào)經(jīng)過(guò)傳輸線時(shí)信號(hào)發(fā)生的變化極小，保持了較好的質(zhì)量。
評(píng)論