圖 12：輸出電壓軟啟動(dòng)

以圖10 為例，輸出電壓Kick-start 的幅度約為185mV。其DRIVER_MIN_PULSE 設(shè)置為50ns，理論計(jì)算Kickstart的幅度為：12V×50ns×300KHz=180mV。實(shí)際值與理論值基本一致。

3.2 調(diào)整最小占空比寬度

將DRIVER_MIN_PULSE 由目前的50ns 修改為5ns，以驗(yàn)證其對(duì)輸出電壓的過(guò)沖有無(wú)改善。圖13 即為輸出電壓波形，可以觀察到過(guò)沖已經(jīng)消失，但在起始時(shí)刻，輸出電壓不再平滑。

分析原因可知，當(dāng)DRIVER_MIN_PULSE 設(shè)置為5ns 后，雖然UCD9224 可以發(fā)出寬度為5ns 的驅(qū)動(dòng)脈沖，但UCD74120 對(duì)最小占空比的寬度有要求，5ns 的寬度不足以使集成在UCD74120 內(nèi)部的buck 上管導(dǎo)通，從而造成了輸出電壓上升的不平滑。

圖 13：最小占空比寬度修改為5ns 后的輸出電壓波形

過(guò)小的DRIVER_MIN_PULSE 值會(huì)使輸出電壓在起始時(shí)刻變得不再平滑;過(guò)大的DRIVER_MIN_PULSE 的值則會(huì)帶來(lái)正向過(guò)沖。因此，需要找到一個(gè)平衡點(diǎn)。

逐步增大DRIVER_MIN_PULSE 的值，當(dāng)設(shè)置為43ns 時(shí)，達(dá)到了較為理想的平衡點(diǎn)，輸出電壓的波形如圖14所示，輸出不再有正向過(guò)程，而且在整個(gè)軟啟動(dòng)階段輸出電壓波形都比較平滑。

此時(shí)，輸出電壓Kick-start 的幅度約為160mV。其DRIVER_MIN_PULSE 為43ns，理論計(jì)算Kick-start 的幅度為：12V×43ns×300KHz=154.8mV。實(shí)際值與理論值基本一致。

圖 14：最終優(yōu)化的輸出電壓波形

4 結(jié)論

通過(guò)修改AFE 的增益值和禁止非線性增益等措施優(yōu)化軟啟動(dòng)對(duì)應(yīng)的環(huán)路參數(shù)后，可以消除輸出電壓的“臺(tái)階”現(xiàn)象，使波形單調(diào)平滑上升。正常運(yùn)行的環(huán)路參數(shù)無(wú)需改動(dòng)，保證了其較高的帶寬，從而使輸出電壓的精度和動(dòng)態(tài)響應(yīng)等指標(biāo)保持不變。