為了應對成本、尺寸、功耗和開發(fā)時間的壓力，許多電子產(chǎn)品都建構于系統(tǒng)級芯片 （SoC）之上。這個單片集成電路集成了大多數(shù)的系統(tǒng)功能。然而，隨著這些器件越來越復雜，要在有限的時間里經(jīng)濟地進行產(chǎn)品開發(fā)以滿足產(chǎn)品上市時間的壓力已變得越來越困難。SoC集成了一些可編程部件 （特別是微控制器），使得其軟件開發(fā)與硬件開發(fā)同樣的昂貴和耗時。

　　使用基于業(yè)界標準、帶有片上存儲器和各種標準接口的ARMò處理器，再加上面向特定應用邏輯和非標接口的金屬可編程模塊 （MP模塊），構成的可定制微控制器是切實可行的SoC開發(fā)方法，能夠解決上述問題：

　　-采用預先已經(jīng)準備好的基礎晶圓，僅針對定制部分添加金屬層，可以縮短器件生產(chǎn)制造的時間。

　　-最大限度地減少集成特定應用邏輯方面的設計耗費，并減少制備工藝中所需的光罩數(shù)，可以降低開發(fā)成本。

　　-仿真板包括了處理器、內存、外設和標準接口，并用FPGA來代替MP模塊，實現(xiàn)了軟/硬件全速并行測試，提高了器件生產(chǎn)制造和軟件開發(fā)的首次成功率。

　　可定制微控制器架構

　　新一代的ARM9處理器，通過全新的設計，采用了更多的晶體管，能夠達到兩倍以上于ARM7處理器的處理能力。這種處理能力的提高是通過增加時鐘頻率和減少指令執(zhí)行周期實現(xiàn)的。

　?。ㄒ唬?時鐘頻率的提高：ARM7處理器采用3級流水線，而ARM9采用5級流水線。增加的流水線設計提高了時鐘頻率和并行處理能力。5級流水線能夠將每一個指令處理分配到5個時鐘周期內，在每一個時鐘周期內同時有5個指令在執(zhí)行。在同樣的加工工藝下，ARM9TDMI處理器的時鐘頻率是ARM7TDMI的1.8～2.2倍。

　?。ǘ?指令周期的改進：指令周期的改進對于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執(zhí)行時指令的重疊，這實際上是程序本身的問題。

　　圖1：基于ARM9的可定制微控制器架構

　　如圖1所示，可定制微控制器的基礎為業(yè)界標準的ARM7或ARM9處理器內核，以及連接片上SRAM和ROM、外部總線接口和系統(tǒng)外設的多層AHB總線矩陣，并可橋接面向系統(tǒng)控制器和低速外設的高能效APB。該架構的一個主要特點是分布式DMA，這種DMA加上由AHB總線矩陣提供的并行數(shù)據(jù)通道，能為器件提供極高的內部數(shù)據(jù)帶寬。器件中的MP模塊具有多個DMA端口，因此由其實現(xiàn)的專用IP也能受益于這種高速內部帶寬。