其中，f_mid為調(diào)制信號的中心頻率，fm_frerom為A／D輸入的信號幅度值與頻偏之間的映射關(guān)系，系統(tǒng)根據(jù)接收到信號的幅度值相應(yīng)改變調(diào)制信號的頻偏從而完成調(diào)制功能。

4 系統(tǒng)軟件仿真及測試
4．1 軟件仿真
本設(shè)計利用EDA工具QuartusⅡ6．O完成調(diào)制器軟件編程，通過編譯環(huán)境進行軟件仿真如圖4所示，其中clk為系統(tǒng)晶振時鐘，addr40為相位累加器，a_in為A／D的轉(zhuǎn)換器的8位輸出信號，fword為系統(tǒng)頻率字，fout為波表輸出的調(diào)制信號幅度值。

4．2 系統(tǒng)測試與分析
系統(tǒng)測試通過IFR2399A頻譜儀來完成系統(tǒng)的硬件測試。圖5表示在相同的硬件平臺上實現(xiàn)MSK調(diào)制的頻譜圖，圖6表示GMSK調(diào)制的頻譜圖。對比兩個圖可以發(fā)現(xiàn)，由于加入了高斯濾波器，GMSK的頻譜更加緊湊，帶外衰減也要快于MSK。同時由測試結(jié)果可以看出，中頻載波為200 kHz，主瓣寬度以及衰減狀況等與理論分析結(jié)果相符。

5 結(jié) 語
本文實現(xiàn)了一種基于CMX589A和FPGA的GMSK調(diào)制器。系統(tǒng)采用了主從式的結(jié)構(gòu)，主控機由單片機實現(xiàn)對于GMSK調(diào)制器系統(tǒng)參數(shù)的控制，CMX589A模塊完成基帶信號高斯濾波，F(xiàn)M調(diào)制器采用直接數(shù)字頻率合成技術(shù)(DDS)在FPGA硬件平臺上實現(xiàn)、系統(tǒng)最高輸出頻率為25 MHz。同時系統(tǒng)具有很寬的基帶信號數(shù)據(jù)和調(diào)制參數(shù)靈活可控等特點，并且克服了正交調(diào)制方案中嚴(yán)格正交載波產(chǎn)生困難的缺陷。測試結(jié)果表明，已調(diào)信號包絡(luò)恒定，頻譜滿足設(shè)計要求，適用于CDPD，無中心站等多種通信系統(tǒng)。