2．2 調制指數為O．5的FM發(fā)射機設計
調頻發(fā)射機由FPGA配合A／D、D／A來實現(xiàn)。FPGA選用Cyclone系列EPlC6Q240C8，它是采用SRAM工藝制造的混合低電壓FPGA芯片。A／D采用TI公司生產的8位模數轉換器TLC5510，D／A則采用10位數模轉換器THS5651A，用以完成高速率數據轉換。調頻發(fā)射機的系統(tǒng)時鐘為20 MHz，同時提供給D／A THS565lA作為轉換時鐘。A／D轉換時鐘由FPGA提供，系統(tǒng)時鐘經過分頻提供給A／D轉換器1 MHz的工作時鐘。同時單片機的P3口通過2 b的頻率控制位與1 b的“使能”控制位與FPGA相連來控制調制器的4種中心頻率，分別為20 kHz，200 kHz，2 MHz和20 MHz，中心頻率設置如表2所示。當載波的中心頻率設置為20 MHz的時候，系統(tǒng)工作時鐘需要通過FPGA內部的PLL倍頻實現(xiàn)。

2．3 單片機控制器設計
控制器采用AT89C51單片機，外擴LCD，4*4矩陣鍵盤，并通過接口與單片機的P0和P1相連，單片機的P2口與高斯濾波器的控制線相連，P3口與FPGA相連控制發(fā)射機的中心頻率。
鍵盤處理及LCD顯示模塊：利用鍵盤實現(xiàn)人機接口，該模塊包括鍵盤的掃描、去抖、連擊以及功能鍵的信號處理。用戶根據需要來調整系統(tǒng)參數，并通過與LCD顯示器的結合來顯示當前調制信號的各種參數，從而使系統(tǒng)更具可操作性。
功能參數設置模塊：此模塊負責處理鍵盤的輸入數據，根據用戶指令選擇相應的系統(tǒng)參數(例如基帶信號的碼元速率、FM調制器的中心頻率等)。表3表示在高斯濾波器模塊工作時鐘為8．192 MHz時，單片機控制濾波器系統(tǒng)參數設置。

3 系統(tǒng)軟件設計
系統(tǒng)的軟件編程主要包括兩部分：單片機控制模塊和FPGA實現(xiàn)調制指數為O．5的FM調制器模塊。系統(tǒng)的軟件流程圖如圖2所示。