解碼模塊也可以分為三個部分，分別為同步字頭檢測、數(shù)據(jù)解碼、串并轉(zhuǎn)換與奇偶校驗。

　　這個過程與編碼模塊是類似的。

　　4.2 消息處理模塊

　　消息處理模塊主要是接收來自 PC 機的命令，并且將運行結(jié)果上傳到PC 機。為了能夠快速完成系統(tǒng)的開發(fā)，采用EDK 自帶的串口控制器IP Core。由于在Virtex-II Pro 開發(fā)板上面已經(jīng)設(shè)計了與PC 機相連的RS232 串口，并且配有標準的DB-9 接口，因此只需要通過IPCore 16450-UART 控制器接收和發(fā)送數(shù)據(jù)即可實現(xiàn)系統(tǒng)與PC 機的消息處理功能。

　　4.3 PC 機和終端機程序設(shè)計

　　系統(tǒng)整個運行過程是，通過PC 機上的應用程序控制FPGA 是否開始工作，如果FPGA開始工作，則接收終端設(shè)備單片機發(fā)送來的并行數(shù)據(jù)，并根據(jù)用戶邏輯對數(shù)據(jù)進行解析，并將數(shù)據(jù)送往編碼模塊，編碼后的數(shù)據(jù)經(jīng)過總線轉(zhuǎn)換器送到1553B 總線上，通過測試儀器接收分析。同時，F(xiàn)PGA 也可以接收來自總線上的數(shù)據(jù)，在解碼模塊的作用下，完成同步字頭檢測、數(shù)據(jù)解碼、串并轉(zhuǎn)換以及奇偶校驗等處理，然后根據(jù)用戶邏輯對數(shù)據(jù)進行封裝并送給終端設(shè)備，終端設(shè)備接收到數(shù)據(jù)進行存儲，并連同原始發(fā)送數(shù)據(jù)一起通過FPGA 上傳到PC機，以便對數(shù)據(jù)的正確性進行判斷與驗證。對于PC 機程序在VC6.0 環(huán)境下采用C++語言開發(fā)；終端設(shè)備單片機程序在Keil 編程環(huán)境，采用c51 語言開發(fā)。由于PC 機和單片機程序只是為了驗證基于SOPC 開發(fā)的1553B 接口邏輯，不是本文論述重點，這里不過多贅述。

　　5 測試結(jié)果及結(jié)論

　　本文采用基于 SOPC 的設(shè)計方法，完成了MIL-STD-1553B .接口邏輯的開發(fā)，并且通過儀器對系統(tǒng)進行了測試。圖3 是通過Tektronix 公司的TDS3032B 型示波器測得的系統(tǒng)輸出的數(shù)據(jù)波形。測試結(jié)果表明，系統(tǒng)能夠正確的接收和發(fā)送符合1553B 總線接口協(xié)議的數(shù)據(jù)，工作穩(wěn)定可靠。

　　本文作者創(chuàng)新點：將 SOPC 技術(shù)應用于1553B 總線接口邏輯的開發(fā)中，使系統(tǒng)設(shè)計簡單，配置更靈活，易于擴展，從而擺脫了1553B 總線控制器依賴于國外進口芯片的束縛，具有良好的軍事和經(jīng)濟效益。初步預測項目經(jīng)濟效益約為300 萬元。