基于SOPC 的1553B 總線接口邏輯設計

作者：時間：2010-08-31 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　　1553B 總線協(xié)議開發(fā)主要在FPGA 芯片中開發(fā)，因此FPGA 本身性能的好壞將影響系統(tǒng)的開發(fā)。XC2VP30 內部具有兩個PowerPC 405 處理器核、13969 個Slices、分布式RAM 為428Kb、136 個乘法器單元、塊RAM 為2448Kb、8 個DCM、8 個多吉比特收發(fā)器。由此可見，系統(tǒng)選用的FPGA 完全可以滿足1553B 總線邏輯開發(fā)的需求。基于Xilinx 公司的Virtex-IIPro 開發(fā)板搭建起來的1553B 總線開發(fā)平臺共分為4 個部分。其中各部分的功能說明如下：Virtex-II Pro 開發(fā)板：主要完成與PC 機通信功能，接收或向總線終端設備發(fā)送數據并將其轉換成1553B 總線協(xié)議格式。

　　PC 機：系統(tǒng)通過PC 機對整個系統(tǒng)運行進行控制，如開始、運行、結束等命令都是通過PC 機由串口發(fā)送給開發(fā)板。

　　總線終端設備：采用單片機作為總線終端設備的核心，它與 FPGA 采用8 位并行數據總線進行數據傳遞。由總線終端設備向開發(fā)板發(fā)送數據，通過1553B 總線協(xié)議模塊轉換成協(xié)議格式，同時1553B 總線協(xié)議模塊也可以接收來自總線的數據，并將其轉換成總線終端設備可以接收的數據格式，總線終端設備通過判斷發(fā)送數據與接收數據，可以確定

　　1553B 總線協(xié)議轉換模塊的有效性。

　　總線轉換器：由于 1553B 總線上傳輸的是雙極性的差分信號，因此，開發(fā)板在收發(fā)數據時首先要進行電平轉換以及相應的調制解調，總線轉換器就是完成這部分功能的。

　　4 1553B 總線接口邏輯的SOPC 設計

　　SOPC 的開發(fā)過程與傳統(tǒng)的嵌入式系統(tǒng)設計不同，可以分為硬件開發(fā)和軟件開發(fā)兩個流程。Xilinx 公司的嵌入式開發(fā)工具EDK(Embeded Development Kit)SOPC 開發(fā)套件，可以進行Power PC 硬核嵌入式微處理器的開發(fā)工作，使用靈活方便，帶有豐富的IP 資源，是目前性能比較優(yōu)異的嵌入式微處理器開發(fā)工具，系統(tǒng)設計中使用的為EDK8.2 版本。應用EDK開發(fā)SOPC 系統(tǒng)過程中可以與ISE(Integrated Software Environment)軟件配合使用，ISE 是Xilinx 公司FPGA/CPLD 的集成開發(fā)環(huán)境，該軟件環(huán)境集成了FPGA 的整個開發(fā)過程所用到的工具。在本文1553B 總線接口邏輯的設計過程中，對于1553B 的編碼、解碼等核心模塊，就是在ISE 環(huán)境下利用Verilog HDL 編寫并調試通過，然后通過EDK 嵌入到系統(tǒng)當中的。

　　4.1 編碼/解碼模塊

　　曼徹斯*編碼/解碼是1553B 總線接口重要的組成部分，曼徹斯*編解碼模塊設計的好壞直接影響總線接口的性能。系統(tǒng)編碼模塊完成的是曼徹斯*的編碼及解碼，并檢測錯誤。它能夠接收具有有效同步字頭的曼徹斯*，并進行譯碼，以及識別其類型和串并轉換、奇偶校驗等；編碼模塊能將處理器輸出的并行二進制數據進行曼徹斯*編碼，再加上同步字頭及奇偶位，從而滿足符合1553B 標準的字進行輸出。

　　曼徹斯*是一種廣泛應用于航空電子綜合系統(tǒng)中的總線數據傳輸的雙極性碼。它在每個碼位中點存在一個跳變，1 信號是一個由1 到0 的負跳沿，而0 信號是由0 到1 的正跳沿。在MIL-STD-1553B 協(xié)議中其數據格式如圖2 所示。