表1 E.6.LV, E.12.LV and E.24.LV發(fā)送器AC定時(shí)規(guī)格 （參考資料CPRI Specification V2.0）

在CPRI接口的實(shí)現(xiàn)中，TLK3132完成高性能的串/并、并/串轉(zhuǎn)換，以及CPRI幀的同步和8B/10B編解碼，即CPRI接口物理層的相關(guān)功能實(shí)現(xiàn)。

3.2應(yīng)用例子
根據(jù)前面關(guān)于TLK3132的器件特點(diǎn)分析和CPRI接口介紹，TLK3132可以很好地滿足CPRI接口的應(yīng)用要求，圖8是TLK3132在CPRI鏈路中的一個(gè)典型功能框圖：TLK3132接收來自光電轉(zhuǎn)換后的高速串行電信號(hào)，經(jīng)串并轉(zhuǎn)換后，提取相應(yīng)控制字符和有效字符并進(jìn)行8B/10B解碼，送給ASIC或FPGA進(jìn)行CPRI解幀處理；同時(shí)，也接收來自ASIC/FPGA的CPRI幀信號(hào)，進(jìn)行相應(yīng)的8B/10B編碼后送給SERDES Core完成并串轉(zhuǎn)換。

在該電路中，TLK3132恢復(fù)時(shí)鐘送給PLL作為參考時(shí)鐘，同時(shí)其參考時(shí)鐘又來自PLL的輸出時(shí)鐘。為保證內(nèi)部CDR可靠工作，TLK3132要求參考時(shí)鐘跟輸入高速串行數(shù)據(jù)的頻偏控制在+/-200PPM以內(nèi)，因此外圍PLL在失鎖情況下，必須保證本地振蕩器的自由振蕩頻率要足夠穩(wěn)定，通常建議采用基于壓控晶振的時(shí)鐘方案。

圖8 TLK3132在CPRI接口的典型應(yīng)用

下面例子說明如何通過MDIO設(shè)置TLK3132相關(guān)寄存器的軟件配置。假設(shè)：CH0和CH1通道串行速率分別為1228.8Mbps和2457.6Mbps、并行接口采用SDR接口并工作在NBI模式、使能內(nèi)部8B/10B編解碼器、差分參考輸入122.888MHz時(shí)鐘，內(nèi)部抖動(dòng)濾除鎖相環(huán)關(guān)閉，則在TI的TLK3132評(píng)估板上參考軟件配置如下。

START

CLAUSE 22 //選擇CLAUSE 22模式

SETPHYADD(00) //選擇物理地址0

WRITE(00, 8000) //軟件復(fù)位芯片，即對(duì)所有寄存器進(jìn)行復(fù)位

READ(11, 3590, FFFF) // 驗(yàn)證MDIO 功能是否正常

WRITE(1E, 9100) //把0x3FF0寫入0x9100寄存器，差分參考輸入作為SERDES Core的參考時(shí)鐘

WRITE(1F, 3FF0)

WRITE(1E, 9000) //高頻倍頻器的倍頻系數(shù)設(shè)為10

WRITE(1F, 1515)

WRITE(1E, 9001) //設(shè)置CH0為1/2速—1228.8Mbps、CH1為全速—2457.6Mbps

WRITE(1F, 6060)

WRITE(10, 8400) //并行接收時(shí)鐘選擇各自通道的恢復(fù)時(shí)鐘

WRITE(11, B197) //并口為SDR且工作在NBI模式、上升沿打數(shù)據(jù)、8B/10B使能

WRITE(1E, 9002) //設(shè)置CH0通道接收為交流耦合、自適應(yīng)均衡

WRITE(1F, 1005)

WRITE(1E, 9004) //設(shè)置CH1通道接收為交流耦合、自適應(yīng)均衡

WRITE(1F, 1005)

WRITE(1E, 900A) //設(shè)置CH0通道串行發(fā)送端的擺幅為1000mV，去加重為9.52% (0.87dB)

WRITE(1F, 0B21)

WRITE(1E, 900C) //設(shè)置CH1通道串行發(fā)送端的擺幅為1000mV，去加重為9.52% (0.87dB)

WRITE(1F, 0B21)

WRITE(10, 8C00) //數(shù)據(jù)通道復(fù)位

PAUSE(100) //等待芯片配置生效

WRITE(1E, 901B) //檢查SERDES Core內(nèi)部鎖相環(huán)是否鎖定

READ(1F, 0011, 0011)

STOP

3.3實(shí)驗(yàn)測試
由于串行口速率高達(dá)1228.8Mbps和2457.6Mbps，對(duì)PCB的layout提出較大的挑戰(zhàn)。同時(shí)TLK3132具有非常優(yōu)秀的損耗補(bǔ)償能力，可以調(diào)整最佳的去加重補(bǔ)償?shù)燃?jí)，以得到最佳的信號(hào)完整性性能。

在3.2節(jié)的例子中，反復(fù)發(fā)送K28.5字節(jié)數(shù)據(jù)，實(shí)際測試到的TLK3132發(fā)送端眼圖如圖9和圖10（分別對(duì)應(yīng)的串行速率為1228.8Mbps和2457.6Mbps），抖動(dòng)主要來源于隨機(jī)噪聲，眼寬均在0.9UI以上，具有非常優(yōu)越的抖動(dòng)性能（通過適當(dāng)調(diào)整去加重能力補(bǔ)償傳輸線FR4的損耗，以提高SI性能）。

圖9 1228.8Mbps發(fā)送側(cè)眼圖（經(jīng)5inches FR4走線，調(diào)整了最優(yōu)的去加重補(bǔ)償）

圖10 2457.6Mbps發(fā)送側(cè)眼圖（經(jīng)5inches FR4走線，調(diào)整了最優(yōu)去加重補(bǔ)償）

4總結(jié)
TLK3132是一款低功耗、低抖動(dòng)、低成本、高性能的多速率收發(fā)器，靈活的內(nèi)部模塊配置功能使其廣泛地應(yīng)用于高速串行通信。

為了降低無線網(wǎng)絡(luò)的組網(wǎng)成本和提高覆蓋范圍，射頻拉遠(yuǎn)技術(shù)廣泛應(yīng)用在3G網(wǎng)絡(luò)建設(shè)，可把原基站內(nèi)的基帶單元和射頻單元通過標(biāo)準(zhǔn)化接口（如CPRI等）進(jìn)行分離，達(dá)到一處機(jī)房多處天線配置的網(wǎng)絡(luò)布局，以減少運(yùn)營商對(duì)固定機(jī)房的投資。作為CPRI接口實(shí)現(xiàn)的一個(gè)關(guān)鍵技術(shù)—高速串并/并串收發(fā)器，TLK3132提供非常優(yōu)越的SI性能、標(biāo)準(zhǔn)的8B/10B和通道同步處理、靈活的片內(nèi)時(shí)鐘產(chǎn)生和分布等，完全能滿足高可靠、多速率的CPRI接口標(biāo)準(zhǔn)要求。