另一方面，有時(shí)設(shè)計(jì)人員會(huì)認(rèn)為專用的解決方案會(huì)更加適合，利用中端FPGA豐富的可編程邏輯功能，他們能夠自由地設(shè)計(jì)最適合其要求的邏輯功能。但無(wú)論軟邏輯層是專有的還是作為接口的一部分，建立一個(gè)完整的協(xié)議?？赡軙?huì)很復(fù)雜，必須有一種簡(jiǎn)單的設(shè)計(jì)方法來(lái)幫助實(shí)現(xiàn)最終的解決方案。許多當(dāng)今的中端FPGA可以使用圖形化用戶界面設(shè)計(jì)環(huán)境進(jìn)行開發(fā)，這使得設(shè)計(jì)人員能夠很容易地實(shí)現(xiàn)硬化邏輯的實(shí)例，并很快將它們與自己的邏輯塊拼接在一起。設(shè)計(jì)人員可以在整個(gè)設(shè)計(jì)和實(shí)現(xiàn)階段都使用這套軟件工具，確保他們的串行接口能夠正確地互連到自己的邏輯塊，并且實(shí)例化的串行接口將能一次性運(yùn)行成功。

本文小結(jié)

當(dāng)前的接入網(wǎng)絡(luò)由多樣化的接口和邏輯處理單元組成。下一代網(wǎng)絡(luò)需要處理和傳輸?shù)臄?shù)據(jù)與今天運(yùn)營(yíng)商所看到的數(shù)字相比將呈現(xiàn)幾何數(shù)量級(jí)的增長(zhǎng)。并且，當(dāng)一個(gè)同構(gòu)網(wǎng)絡(luò)架構(gòu)的傳輸壓力越來(lái)越大，目前已安裝的大多數(shù)設(shè)備根本就不能處理。因此，陳舊的設(shè)備與其較慢的器件接口必須和未來(lái)的高速接口和功能銜接起來(lái)。與此同時(shí)，還必須堅(jiān)持嚴(yán)格的功耗預(yù)算、降低成本目標(biāo)并縮短開發(fā)周期。

正如圖3所示的LatticeECP4中端FPGA，它擁有可配置的收發(fā)器、硬化的行業(yè)標(biāo)準(zhǔn)傳輸協(xié)議塊、豐富的可編程結(jié)構(gòu)功能，以及圖形化用戶界面軟件設(shè)計(jì)環(huán)境，為設(shè)計(jì)人員提供了開發(fā)下一代設(shè)備所需的功能來(lái)滿足功耗和成本需求，并且延長(zhǎng)了其原有設(shè)備的使用壽命。

圖3：萊迪思中端FPGA硬化的協(xié)議邏輯