柵極寬度不斷減小所帶來(lái)的負(fù)面效應(yīng)越來(lái)越明顯。首先,為了消除短通道效應(yīng)，人們不得不向溝道中摻雜磷，硼等雜質(zhì)元素，這便導(dǎo)致管子門(mén)限電壓Vt的上升，同時(shí)還降低了溝道中電子流動(dòng)的速度，造成管子速度的下降。而且用來(lái)向溝道中摻雜雜質(zhì)的離子注入工藝也存在很難控制的問(wèn)題，很容易造成管子門(mén)限電壓過(guò)大等不良結(jié)果。

　　其次,傳統(tǒng)的SiGe PMOS硅應(yīng)變技術(shù)也開(kāi)始面臨瓶頸，在32nm制程節(jié)點(diǎn)中,漏源兩極中摻雜的鍺元素含量已經(jīng)占到了40%左右,很難再為溝道原子提供更高級(jí)別的應(yīng)變.

　　其三,柵極氧化物的厚度方面也將出現(xiàn)發(fā)展瓶頸問(wèn)題.IBM研發(fā)中心的高管Bruce Doris表示,柵極氧化物厚度減薄的速度已經(jīng)跟不上柵極寬度縮小的步伐.

　　其它一些平面型晶體管所面臨的問(wèn)題也將越來(lái)越難解決.工作電壓的不斷升高,使芯片的功耗控制變得越來(lái)越困難;而且關(guān)鍵尺寸的縮小還會(huì)導(dǎo)致漏/源極電阻的不斷增大.

　　那么業(yè)界有什么策略來(lái)應(yīng)對(duì)這些挑戰(zhàn)呢?

　　Intel的戰(zhàn)略：22nm仍采用傳統(tǒng)技術(shù)，15nm可能轉(zhuǎn)向三門(mén)結(jié)構(gòu)

　　據(jù)Intel表示，在下一代22nm制程產(chǎn)品中，他們?nèi)詫⒗^續(xù)采用傳統(tǒng)基于體硅的平面型晶體管結(jié)構(gòu)(此前曾有傳言稱 Intel會(huì)在22nm制程中轉(zhuǎn)向立體結(jié)構(gòu)的三門(mén)晶體管技術(shù))，他們計(jì)劃于2011年底正式推出22nm制程技術(shù)。而在今年的9月份，Intel已經(jīng)展示過(guò)一款采用22nm制程技術(shù)制造的SRAM芯片，這種芯片的存儲(chǔ)密度為364Mb，內(nèi)含29億個(gè)晶體管，并且采用了Intel第三代gate-last HKMG制程技術(shù)，門(mén)極絕緣層和金屬柵極的主要部分在制造工序的最后幾個(gè)工步制造成型，避開(kāi)前面的高溫退火工步(45/32nm中使用的前代技術(shù)則只有金屬柵極才在最后幾個(gè)工步制造成型)。

　　至于15nm制程節(jié)點(diǎn)，Bohr表示，Intel目前正在考慮在15nm制程節(jié)點(diǎn)上要采用哪些新的制程技術(shù)以滿足要求，他認(rèn)為：“全耗盡技術(shù)對(duì)降低芯片的功耗非常有效。”不過(guò) Intel目前也在考慮除此之外的多種可行性方案，比如是轉(zhuǎn)向三門(mén)晶體管技術(shù)(三門(mén)技術(shù)其實(shí)與IBM的雙門(mén)finFET同屬finFET型晶體管，但由于對(duì)手將其雙門(mén)技術(shù)命名為finFET，因此Intel便根據(jù)自己的finFET技術(shù)特點(diǎn)將其命名為三門(mén)技術(shù))，或者是轉(zhuǎn)向全耗盡+平面型晶體管技術(shù)等等。據(jù)Bohr表示，Intel會(huì)在六個(gè)月之內(nèi)就15nm制程節(jié)點(diǎn)將采用哪一種新技術(shù)做出決定。