佳能計(jì)劃今年推出低成本芯片制造機(jī)，以顛覆芯片制造機(jī)行業(yè)。負(fù)責(zé)監(jiān)督新型光刻機(jī)開發(fā)的佳能高管武石洋明1月27日接受采訪稱，采用納米壓印技術(shù)的佳能光刻設(shè)備FPA-1200NZ2C目標(biāo)今年或明年出貨。

佳能于去年10月宣布推出FPA-1200NZ2C，稱其可制造5納米芯片。佳能方面表示，這款新設(shè)備的成本“將比ASML的EUV少一位數(shù)”，耗電量也會減少90%。

佳能CEO Fujio Mitarai曾表示，該公司的新納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進(jìn)芯片開辟一條道路，目前這種技術(shù)幾乎完全屬于該行業(yè)最大的公司。

在解釋納米壓印技術(shù)時(shí)，佳能半導(dǎo)體設(shè)備業(yè)務(wù)部長巖本和德（Iwamoto Kazunori）表示，納米壓印技術(shù)就是把刻有半導(dǎo)體電路圖的掩模壓印到晶圓上。在晶圓上只壓印1次，就可以在合適的位置形成復(fù)雜的二維或三維電路。如果改進(jìn)掩模，甚至可以生產(chǎn)電路線寬為2nm的產(chǎn)品。目前，佳能的NIL技術(shù)使圖案的最小線寬對應(yīng)5nm節(jié)點(diǎn)邏輯半導(dǎo)體。

據(jù)悉，5nm芯片制造設(shè)備行業(yè)由ASML主導(dǎo)，佳能的納米壓印方法或?qū)⒂兄谄淇s小差距。

在設(shè)備成本方面，巖本和德表示，客戶的成本因條件而異，據(jù)估算1次光刻工序需要的成本有時(shí)降至傳統(tǒng)光刻設(shè)備的一半。納米壓印設(shè)備的規(guī)模減小，在研發(fā)等用途方面也方便引進(jìn)。佳能CEO Fujio Mitarai曾表示，該公司的納米壓印設(shè)備產(chǎn)品的價(jià)格將比ASML的EUV（極紫外線）設(shè)備低一位數(shù)，不過最終的定價(jià)決定還沒有做出。

據(jù)悉，在客戶方面，佳能目前收到了半導(dǎo)體廠商、大學(xué)、研究所的很多咨詢，作為EUV設(shè)備的替代產(chǎn)品，納米壓印設(shè)備備受期待。該設(shè)備可用于閃存、個(gè)人電腦用DRAM及邏輯等多種半導(dǎo)體用途。

來源：半導(dǎo)體前沿

-End-