憶阻器存算一體學(xué)習(xí)芯片及測(cè)試系統(tǒng)（來(lái)源：清華大學(xué)官方微信公眾號(hào)）

10月9日，記者從清華大學(xué)官方微信獲悉，清華大學(xué)集成電路學(xué)院教授吳華強(qiáng)、副教授高濱團(tuán)隊(duì)基于存算一體計(jì)算范式，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)（機(jī)器學(xué)習(xí)能在硬件端直接完成）的憶阻器存算一體芯片。相關(guān)成果已發(fā)表于最新一期的《科學(xué)》。

記者了解到，“存算一體”這一技術(shù)概念誕生于上世紀(jì)70年代，區(qū)別于1946年由馮·諾依曼提出的存儲(chǔ)器和處理器分工處理數(shù)據(jù)的計(jì)算機(jī)架構(gòu)，存算一體將計(jì)算能力嵌入存儲(chǔ)器當(dāng)中。在當(dāng)時(shí)，由于芯片制造能力不成熟，且算力需求不旺盛，存算一體并未得到很好的發(fā)展。而隨著人工智能等應(yīng)用對(duì)于數(shù)據(jù)存儲(chǔ)和計(jì)算需求的不斷提升，處理數(shù)據(jù)的能耗逐漸增加，在傳統(tǒng)存算分離結(jié)構(gòu)當(dāng)中，存儲(chǔ)帶寬可能導(dǎo)致在數(shù)據(jù)搬運(yùn)上花費(fèi)大量時(shí)間，進(jìn)而制約芯片算力，與之相比，存算一體便體現(xiàn)出了獨(dú)特優(yōu)勢(shì)。

2012年，錢鶴、吳華強(qiáng)團(tuán)隊(duì)開(kāi)始研究使用憶阻器做存儲(chǔ)。憶阻器是繼電阻、電容、電感之后的第四種電路基本元件。它可以在斷電之后，仍能“記憶”通過(guò)的電荷，因此被當(dāng)做新型納米電子突觸器件。2020年，團(tuán)隊(duì)基于多陣列憶阻器，搭建了一個(gè)全硬件構(gòu)成的完整存算一體系統(tǒng)，此系統(tǒng)高效運(yùn)行了卷積神經(jīng)網(wǎng)絡(luò)算法，成功驗(yàn)證了圖像識(shí)別功能，比圖形處理器芯片的能效高兩個(gè)數(shù)量級(jí)，大幅提升了計(jì)算設(shè)備的算力，實(shí)現(xiàn)了以更小的功耗和更低的硬件成本完成復(fù)雜計(jì)算。

片上學(xué)習(xí)對(duì)于邊緣智能設(shè)備適應(yīng)不同應(yīng)用場(chǎng)景非常重要。當(dāng)前用于訓(xùn)練神經(jīng)網(wǎng)絡(luò)的技術(shù)需要在計(jì)算和存儲(chǔ)單元之間移動(dòng)大量數(shù)據(jù)，這阻礙了在邊緣設(shè)備上實(shí)現(xiàn)學(xué)習(xí)。此次研究，錢鶴、吳華強(qiáng)帶領(lǐng)團(tuán)隊(duì)創(chuàng)新設(shè)計(jì)出適用于憶阻器存算一體的高效片上學(xué)習(xí)的新型通用算法和架構(gòu)STELLAR，該架構(gòu)中的方案包括其學(xué)習(xí)算法、硬件實(shí)現(xiàn)和并行電導(dǎo)調(diào)諧方案，是通過(guò)使用憶阻器交叉柵陣列促進(jìn)片上學(xué)習(xí)的通用方法。

據(jù)了解，該芯片可執(zhí)行的任務(wù)包括運(yùn)動(dòng)控制、圖像分類和語(yǔ)音識(shí)別。相同任務(wù)下其能耗僅為ASIC的1/35，同時(shí)有望實(shí)現(xiàn)75倍的能效提升。