三、先進(jìn)封裝技術(shù)：TSMC 3DFabric

為了進(jìn)一步發(fā)展微縮技術(shù)，以在單芯片片上系統(tǒng)（monolithic SoCs）中實(shí)現(xiàn)更小且更優(yōu)異的晶體管，臺(tái)積電還在開發(fā) 3DFabric 技術(shù)，發(fā)揮異質(zhì)整合的優(yōu)勢(shì)，將系統(tǒng)中的晶體管數(shù)量提高5倍，甚至更多。

臺(tái)積電3DFabric 系統(tǒng)整合技術(shù)包括各種先進(jìn)的 3D 芯片堆疊和先進(jìn)封裝技術(shù)，以支持廣泛的下一代產(chǎn)品：在 3D 芯片堆疊方面，臺(tái)積電在系統(tǒng)整合芯片（TSMC-SoIC）技術(shù)家族中加入微凸塊的 SoIC-P，以支持更具成本敏感度的應(yīng)用。

2.5D CoWoS 平臺(tái)得以實(shí)現(xiàn)先進(jìn)邏輯和高頻寬記憶體的整合，適用于人工智能、機(jī)器學(xué)習(xí)和數(shù)據(jù)中心等 HPC 應(yīng)用；整合型扇出層疊封裝技術(shù)（InFOPoP）和 InFO-3D 支持移動(dòng)應(yīng)用，InFO-2.5D 則支持 HPC 小芯片整合。

基于堆疊芯片技術(shù)的系統(tǒng)整合芯片（SoIC）現(xiàn)可被整合于整合型扇出（InFO）或 CoWoS 封裝中，以實(shí)現(xiàn)最終系統(tǒng)整合。 

1、CoWoS? 家族

●主要針對(duì)需要整合先進(jìn)邏輯和高帶寬存儲(chǔ)器的 HPC 應(yīng)用。臺(tái)積電公司已經(jīng)支持超過 25 個(gè)客戶的 140 多種 CoWoS 產(chǎn)品。

●所有 CoWoS 解決方案的中介層面積均在增加，以便整合更多先進(jìn)芯片和高帶寬存儲(chǔ)器的堆疊，以滿足更高的性能需求。

●臺(tái)積電正在開發(fā)具有高達(dá) 6 個(gè)光罩尺寸（約 5,000 平方毫米）重布線層（RDL）中介層的 CoWoS 解決方案，能夠容納 12 個(gè)高帶寬存儲(chǔ)器堆疊。

具體來說，CoWoS已經(jīng)擴(kuò)展到提供三種不同的轉(zhuǎn)接板技術(shù)（CoWoS中的“晶圓”）：

①CoWoS-S

●采用硅中介層，基于現(xiàn)有硅片光刻和再分布層的加工

●自2012年開始批量生產(chǎn)，迄今為止為已向20多家客戶提供了>100種產(chǎn)品

●轉(zhuǎn)接板集成了嵌入式“溝槽”電容器

●目前最新的第五代CoWoS-S封裝技術(shù)，將增加 3 倍的中介層面積、8 個(gè) HBM2e 堆棧（容量高達(dá) 128 GB）、全新的硅通孔（TSV）解決方案、厚 CU 互連、第一代的eDTC1100（1100nF/mm2）、以及新的 TIM（Lid 封裝）方案。

根據(jù)官方的數(shù)據(jù)，臺(tái)積電第 5 代 CoWoS-S封裝技術(shù)，有望將晶體管數(shù)量翻至第 3 代封裝解決方案的 20 倍。

②CoWoS-R

●使用有機(jī)轉(zhuǎn)接板以降低成本

●多達(dá) 6 個(gè)互連的再分布層，2um/2um L/S

●4倍最大光罩尺寸，支持一個(gè) SoC，在 55mmX55mm 封裝中具有 2 個(gè) HBM2 堆棧；最新開發(fā)中的方案擁有 2.1 倍最大光罩尺寸，支持2 個(gè) SoC 和 2HBM2 采用 85mmX85mm 封裝

③CoWoS-L

●使用插入有機(jī)轉(zhuǎn)接板中的小硅“橋”，用于相鄰芯片邊緣之間的高密度互連（0.4um/0.4um L/S 間距）

●2023年將會(huì)推出擁有2倍最大光罩尺寸大小，支持 2 個(gè) SoC 和 6 個(gè) HBM2 堆棧的方案；2024年將推出4倍最大光罩尺寸，可支持 12 個(gè) HBM3 堆棧的方案。

臺(tái)積電強(qiáng)調(diào)，他們正在與 HBM 標(biāo)準(zhǔn)小組合作，共同制定 CoWoS 實(shí)施的 HBM3 互連要求的物理配置。

HBM3 標(biāo)準(zhǔn)似乎已經(jīng)確定了以下堆棧定義：4GB（帶 4 個(gè) 8Gb 芯片）到 64GB（16 個(gè) 32Gb 芯片）的容量;1024 位信號(hào)接口;高達(dá) 819GBps 帶寬。這些即將推出的具有多個(gè) HBM3 堆棧的 CoWoS 配置將提供巨大的內(nèi)存容量和帶寬。

此外，由于預(yù)計(jì)即將推出的CoWoS設(shè)計(jì)將具有更大的功耗，臺(tái)積電正在研究適當(dāng)?shù)睦鋮s解決方案，包括改進(jìn)芯片和封裝之間的熱界面材料（TIM），以及從空氣冷卻過渡到浸入式冷卻。

2、InFO

在臨時(shí)載體上精確（面朝下）放置后，芯片被封裝在環(huán)氧樹脂“晶圓”中。再分布互連層被添加到重建的晶圓表面。然后將封裝凸塊直接連接到再分配層。有InFO_PoP、InFO_oS和InFO_B三類。

①InFO_PoP

如下圖所示，InFO_PoP表示封裝對(duì)封裝配置，專注于DRAM封裝與基本邏輯芯片的集成。DRAM頂部芯片上的凸塊利用貫穿InFO過孔（TIV）到達(dá)重新分配層。

InFO_PoP主要用于移動(dòng)平臺(tái)，自 2016 年以來，InFO_PoP出貨量超過 12 億臺(tái)。

InFO_PoP存在的一個(gè)問題是，目前DRAM封裝是定制設(shè)計(jì)，只能在臺(tái)積電制造。不過，在開發(fā)中的還有另一種InFO_B方案，其中在頂部添加了現(xiàn)有的（LPDDR）DRAM封裝，并且組件由外部合同制造商提供。

臺(tái)積電表示，在移動(dòng)應(yīng)用方面，InFO PoP 自 2016 年開始量產(chǎn)并運(yùn)用于高端移動(dòng)設(shè)備，可以在更小的封裝規(guī)格中容納更大、更厚的系統(tǒng)級(jí)芯片（SoC）。

②InFO_oS

InFO_oS（基板上）可以封裝多個(gè)芯片，再分布層及其微凸起連接到帶有TSV的基板。目前，InFO_oS投產(chǎn)已達(dá)5年以上，專注于HPC客戶。

• 基板上有 5 個(gè) RDL 層，2um/2um L/S

• 該基板可實(shí)現(xiàn)較大的封裝尺寸，目前為110mm X 110mm，并計(jì)劃實(shí)現(xiàn)更大的尺寸

• 擁有130um C4 凸塊間距

③InFO_M

InFO_M是InFO_oS的替代方案，具有多個(gè)封裝芯片和再分布層，無需額外的基板+ TSV（<500mm2封裝，于2022年下半年投產(chǎn)）。

臺(tái)積電表示，在 HPC 應(yīng)用方面，無基板的 InFO_M 支持高達(dá) 500 平方毫米的小芯片整合，適用于對(duì)外型尺寸敏感度較高的應(yīng)用。

3、3D 芯片堆疊技術(shù)

臺(tái)積電更先進(jìn)的垂直芯片堆疊3D拓?fù)浞庋b系列被稱為“系統(tǒng)級(jí)集成芯片”（SoIC）。它利用芯片之間的直接銅鍵合，具有優(yōu)秀的間距。

SoIC有兩種產(chǎn)品——“wafer-on-wafer”（WOW）和“chip-on-wafer”（COW）。WOW拓?fù)湓诰A上集成了復(fù)雜的SoC芯片，提供深溝槽電容（DTC）結(jié)構(gòu)，以實(shí)現(xiàn)最佳去耦。更通用的 COW 拓?fù)涠询B多個(gè) SoC 芯片。

下表顯示了符合SoIC組裝條件的工藝制程節(jié)點(diǎn)。

●SoIC-P 采用 18-25 微米間距微凸塊堆疊技術(shù)，主要針對(duì)如移動(dòng)、物聯(lián)網(wǎng)等成本較為敏感的應(yīng)用。

●SoIC-X 采用無凸塊堆疊技術(shù)，主要針對(duì) HPC 應(yīng)用。其芯片對(duì)晶圓堆疊方案具有 4.5 至 9 微米的鍵合間距，已在臺(tái)積公司的 N7 工藝技術(shù)中量產(chǎn)，用于HPC 應(yīng)用。

●SoIC 堆疊芯片可以進(jìn)一步整合到 CoWoS、InFo 或傳統(tǒng)倒裝芯片封裝，運(yùn)用于客戶的最終產(chǎn)品。

6月14日，處理器大廠AMD正式發(fā)布了新一代的面向AI及HPC領(lǐng)域的GPU產(chǎn)品——Instinct MI 300系列。其中，MI300X則是目前全球最強(qiáng)的生成式AI加速器，集成了高達(dá)1530億個(gè)晶體管，并支持高達(dá) 192 GB 的 HBM3內(nèi)存，多項(xiàng)規(guī)格超越了英偉達(dá)（NVIDIA）最新發(fā)布的H100芯片。

臺(tái)積電表示，AMD Instinct MI 300X采用了臺(tái)積電 SoIC-X 技術(shù)將 N5 GPU 和 CPU 堆疊于底層芯片，并整合在CoWoS 封裝中，以滿足下一代百萬兆級(jí)（exa-scale）運(yùn)算的需求，這也是臺(tái)積電3DFabric 技術(shù)推動(dòng) HPC 創(chuàng)新的絕佳案例。

4、3DFabric? 聯(lián)盟和 3Dblox? 標(biāo)準(zhǔn)

在去年的開放創(chuàng)新平臺(tái)（Open Innovation Platform? ，OIP）論壇上，臺(tái)積電宣布推出新的 3DFabric? 聯(lián)盟，這是繼 IP 聯(lián)盟、電子設(shè)計(jì)自動(dòng)化（EDA）聯(lián)盟、設(shè)計(jì)中心聯(lián)盟（DCA）、云端（Cloud）聯(lián)盟和價(jià)值鏈聯(lián)盟（VCA）之后的第六個(gè) OIP聯(lián)盟，旨在促進(jìn)下一代 HPC 和移動(dòng)設(shè)計(jì)的生態(tài)系統(tǒng)合作，具體包括：

●提供 3Dblox 開放標(biāo)準(zhǔn)

●實(shí)現(xiàn)存儲(chǔ)器和臺(tái)積公司邏輯工藝之間的緊密協(xié)作

●將基板和測(cè)試合作伙伴導(dǎo)入生態(tài)系統(tǒng)

臺(tái)積電推出了最新版本的開放式標(biāo)準(zhǔn)設(shè)計(jì)語言 3Dblox? 1.5，旨在降低 3D IC 設(shè)計(jì)的門檻。

四、卓越制造

臺(tái)積電在先進(jìn)制程的缺陷密度（D0）和每百萬件產(chǎn)品缺陷數(shù)（DPPM）方面的領(lǐng)先地位，展現(xiàn)了其制造卓越性。

●N5 工藝復(fù)雜度遠(yuǎn)高于 N7，但在相同階段，N5 的良率優(yōu)化比 N7 更好。

●臺(tái)積電 N3 工藝技術(shù)在高度量產(chǎn)中的良率表現(xiàn)領(lǐng)先業(yè)界，其 D0 效能已經(jīng)與 N5 同期的表現(xiàn)相當(dāng)。

●臺(tái)積電 N7 和 N5 制程技術(shù)在包括智能手機(jī)、電腦和汽車等方面，展現(xiàn)了領(lǐng)先業(yè)界的 DPPM，我們相信 N3 的 DPPM 很快就能追上 N5 的表現(xiàn)。

●通過利用臺(tái)積電領(lǐng)先業(yè)界的 3DFabric? 制造技術(shù)，客戶可以克服系統(tǒng)級(jí)設(shè)計(jì)復(fù)雜性的挑戰(zhàn)，加速產(chǎn)品創(chuàng)新。

●CoWoS 和 InFO 家族在量產(chǎn)后很快就達(dá)到了相當(dāng)高的良率。

●SoIC 和先進(jìn)封裝的整合良率將達(dá)到與 CoWoS 和 InFO 家族相同的水平。

為了滿足客戶不斷增長(zhǎng)的需求，臺(tái)積公司加快了晶圓廠拓展的腳步。

從 2017 年到 2019 年，臺(tái)積電平均每年進(jìn)行大約 2 期的晶圓廠建設(shè)工程。

從 2020 年到 2023 年，臺(tái)積公司晶圓廠的平均建設(shè)進(jìn)度大幅增加至每年約5 期的工程。

在過去兩年，臺(tái)積公司總共展開了 10 期的晶圓廠新建工程，包括在臺(tái)灣地區(qū)的 5 期晶圓廠工程與 2 期先進(jìn)封裝廠工程，以及全球范圍內(nèi)的 3 期晶圓廠工程。

●中國(guó)臺(tái)灣地區(qū)以外，28 納米及以下工藝產(chǎn)能在 2024 年將比 2020 年增加 3 倍。在中國(guó)臺(tái)灣地區(qū)，臺(tái)積電 N3 制程量產(chǎn)的基地在南科 18 廠；此外，臺(tái)積電正在為N2 制程的新晶圓廠進(jìn)行準(zhǔn)備。

●在中國(guó)大陸，臺(tái)積電2002年在上海松江設(shè)立8吋晶圓廠，并于2016年在南京設(shè)12吋晶圓廠和一座設(shè)計(jì)服務(wù)中心。目前，南京廠新 1 期的 28 納米制程擴(kuò)產(chǎn)已于去年量產(chǎn)。

●在美國(guó)，臺(tái)積電正在亞利桑那州建造 2 期晶圓廠，總投資400億美元。目前第一期已經(jīng)開始移入設(shè)備，第二期正在興建中。

●在日本，臺(tái)積電正在熊本興建一座晶圓廠，計(jì)劃總投資86億美元，預(yù)計(jì)在2023 年 9 月完工，2024 年底開始量產(chǎn)16 納米和 28 納米技術(shù)。今年1月，臺(tái)積電對(duì)外表示，考慮在日本興建第二座晶圓廠。在6月6日的股東會(huì)上，臺(tái)積電董事長(zhǎng)劉德音首度透露評(píng)估中的日本二廠可能仍會(huì)建在熊本縣，會(huì)設(shè)在日本一廠附近，并且仍將面向成熟制程。

●在德國(guó)，臺(tái)積電正考慮在德國(guó)建一座晶圓廠，目前對(duì)于德國(guó)建廠的可能性仍在談判當(dāng)中，但在 8 月之前不會(huì)做出決定。

據(jù)此前彭博社的報(bào)道顯示，臺(tái)積電正在與合作伙伴討論，計(jì)劃在爭(zhēng)取到《歐洲芯片法案》的補(bǔ)助支持的情況下，在2023年8月份的董事會(huì)上批準(zhǔn)赴德國(guó)建立晶圓廠計(jì)劃。預(yù)計(jì)將投資最高將接近100億歐元，具體落腳點(diǎn)可能是在德國(guó)薩克森州。一旦臺(tái)積電決定在德國(guó)建廠，那么這將是臺(tái)積電在歐洲的首座晶圓廠。因?yàn)闅W洲汽車工業(yè)的需求，該座晶圓廠預(yù)計(jì)將會(huì)以生產(chǎn)車用 MCU 需求的28nm成熟制程開始。

臺(tái)積電董事長(zhǎng)劉德音曾表示，如果在德國(guó)設(shè)廠，原則上還是希望能夠維持獨(dú)資，不過，如果客戶希望能擁有部分股份，將會(huì)讓其小額持股，臺(tái)積電還是會(huì)持有大部分股權(quán)，希望能自由調(diào)配產(chǎn)能，避免以后產(chǎn)能遭控制。

六、綠色制造

為了實(shí)現(xiàn) 2050 年凈零排放的目標(biāo)，臺(tái)積電持續(xù)評(píng)估并投資各種減少溫室氣體排放的機(jī)會(huì)。

●到 2022 年，臺(tái)積電直接溫室氣體排放量已經(jīng)較 2010 年降低了 32%。

●此一成果是通過降低工藝氣體消耗、替換可能造成全球暖化的氣體、安裝現(xiàn)場(chǎng)廢氣處理設(shè)備，以及提高氣體去除效率等方式實(shí)現(xiàn)。

臺(tái)積電目標(biāo)每個(gè)工藝技術(shù)于量產(chǎn)第五年時(shí)，生產(chǎn)能源效率提高一倍。

●N7 制程技術(shù)的生產(chǎn)能源效率在量產(chǎn)后第五年提高了 2.5 倍。

●臺(tái)積電預(yù)計(jì)到 2024 年，N5 制程技術(shù)的生產(chǎn)能源效率將提高 2.5 倍。

去年，臺(tái)積電在臺(tái)灣地區(qū)南部建立了第一座再生水廠，每日供水量 5,000 公噸，時(shí)至今日，該再生水廠每日供水量達(dá) 20,000 公噸。

●到 2030 年，臺(tái)積公司的每生產(chǎn)單位自來水消耗量將降至 2020 年的 60%。