來源：內(nèi)容由半導體芯聞（ID:MooreNEWS）編譯自semiengineering，謝謝。

半導體行業(yè)正在構(gòu)建一個全面的小芯片生態(tài)系統(tǒng)，以利用這些設備相對于傳統(tǒng)單片系統(tǒng)級芯片 (SoC) 的優(yōu)勢，例如改進的性能、更低的功耗和更大的設計靈活性。隨著異構(gòu)集成 (HI) 提出重大挑戰(zhàn)，協(xié)作以發(fā)揮小芯片的潛力變得更加重要。

行業(yè)專家聚集在 SEMICON Taiwan 2022 的異構(gòu)集成峰會上，就不斷發(fā)展的小芯片生態(tài)系統(tǒng)如何克服這些不利因素發(fā)表看法。

日月光集團企業(yè)研發(fā)中心副總裁兼 SEMICON 臺灣封測委員會聯(lián)席主席 CP Hung 在大會上表示：“從大局來看，半導體的發(fā)展實際上就是系統(tǒng)集成的高效完成?！?“系統(tǒng)集成可分為兩種類型的 HI——同構(gòu)集成和異構(gòu)集成。在深入HI技術的同時，我們必須繼續(xù)加強和促進產(chǎn)業(yè)鏈成員之間的合作，以克服沿途可能出現(xiàn)的各種挑戰(zhàn)。”

小芯片勢頭強勁

專門研究微電子封裝和組裝技術趨勢的市場研究領導者 TechSearch 的總裁 Jan Vardaman 指出，IC 設計人員發(fā)現(xiàn)用小芯片制造他們想要的芯片更容易、更靈活。小芯片還可以通過使用最具成本效益的工藝生產(chǎn)不同的功能電路來降低芯片制造成本，而不必依賴最先進的技術。

隨著 chiplet 能夠?qū)崿F(xiàn)更大的靈活性和更好的成本結(jié)構(gòu)，市場上已經(jīng)推出了更多基于 chiplet 的設備。然而，由于它們是由不同制造商獨立開發(fā)的，因此 chiplet 產(chǎn)品通常無法互操作和兼容，從而導致 chiplet 生態(tài)系統(tǒng)碎片化。這就是為什么旨在打破壁壘的 UCIe 標準的推出是 chiplet 發(fā)展過程中的一個重要里程碑。

AMD 高級封裝公司副總裁 Raja Swaminathan 認為，市場需求是推動半導體行業(yè)向異構(gòu)集成過渡的關鍵因素之一。高性能計算 (HPC) 市場對更高處理器性能的推動不再僅通過制程擴展來滿足。作為處理器供應商，AMD 必須找到滿足客戶需求的新方法，而小芯片是最有效的解決方案之一。chiplets 使 AMD 能夠克服成本和規(guī)模挑戰(zhàn)，并推出產(chǎn)品以更好地滿足市場需求。

“進一步推動chiplet生態(tài)系統(tǒng)發(fā)展的關鍵在于如何將行業(yè)的研究成果轉(zhuǎn)移到教育系統(tǒng)中，”HIR主席、日月光集團院士William Chen表示。“從設計方法到技術的一切都掌握在行業(yè)手中，因為它更關注小芯片。然而，在學校學習小芯片設計的學生很少。眾所周知，人才對半導體的發(fā)展至關重要。只有將 chiplet 帶給更多學校學生，我們才能看到更多基于 chiplet 的技術在未來發(fā)生?！?/p>

Cadence 研發(fā)副總裁 LogoDon Chan 表示，小芯片推動了 IC 設計領域的范式轉(zhuǎn)變。通過將 SoC 的各種芯片功能分解為小芯片，并通過先進的封裝將它們組裝到單個設備中，IC 設計人員找到了一條擺脫功率性能區(qū) (PPA) 的新途徑，這是他們開發(fā)的工藝技術的三個主要組成部分一直在努力平衡。然而，這一趨勢也帶來了新的挑戰(zhàn)，例如如何拆分最初集成在 SoC 中的功能，設計 chiplet 互連架構(gòu) plet，以及克服芯片堆疊帶來的散熱挑戰(zhàn)——這些都是最難解決的問題。設計流程、方法和工具需要不斷發(fā)展以克服這些障礙。

“對于 IC 設計師來說，小芯片最有趣和最有價值的方面是他們將 IC 設計變成混合雞尾酒，”聯(lián)發(fā)科制造運營和供應鏈管理副總裁 HW Kao 說?！叭藗兛梢酝ㄟ^混合不同的材料來創(chuàng)造獨特的產(chǎn)品。芯片分割——將客戶所需的功能分成多個芯片——已經(jīng)成為唯一的出路?！?/p>

在實踐中，聯(lián)發(fā)科發(fā)現(xiàn)分片有助于降低成本，一些功能可以用更成熟、更具成本效益的制造工藝來制作。單個芯片的面積越來越小，使得更好的生產(chǎn)良品率成為可能。

散熱：浸入式冷卻潛力巨大

隨著先進封裝成為可能的小芯片正在推動半導體制造中的重要技術浪潮，設備過熱 - 長期以來的重大挑戰(zhàn) - 只會隨著封裝的進步而變得更加復雜。

Wiwynn Corp總裁Sunlai Chang表示，需要上下游整個產(chǎn)業(yè)鏈共同努力，以更有效的方式改善散熱。Wiwynn 近年來一直在開發(fā)浸沒式冷卻解決方案，因為芯片產(chǎn)生的熱量已無法再僅靠風扇去除接近極限的液體冷卻技術。Chang 表示，將整個主板與電子元件冷卻液一起浸泡將是散熱的未來。

“目前用于半導體器件的封裝技術尚未針對浸入式冷卻進行優(yōu)化設計，”Chang 表示，他渴望與封裝行業(yè)的合作伙伴合作開發(fā)新的解決方案。

負責數(shù)據(jù)傳輸?shù)腎/O單元也是一個重要的熱源，計算性能的不斷提升和I/O帶寬的增加，降低I/O功耗將變得更具挑戰(zhàn)性，思科系統(tǒng)方面認為：“互聯(lián)網(wǎng)數(shù)據(jù)量的增長是沒有限制的，對網(wǎng)通芯片的I/O帶寬要求也越來越高。但事實是，傳統(tǒng)的傳輸介質(zhì)無法再以可接受的功耗水平承載如此大量的數(shù)據(jù)。由硅光子學等共封裝光學 (CPO) 技術支持的網(wǎng)通 ASIC 正在成為主流趨勢?！?/p>

CPO是一種典型的HI，它通過先進的封裝技術將采用CMOS工藝的邏輯單元和采用特殊工藝制成的光電和光學元件集成在一起，使芯片開發(fā)商不僅可以獲得更多的通信帶寬，還可以大幅降低數(shù)據(jù)傳輸中的功耗。

全球最大的半導體芯片合約制造商臺積電分享了其CoWoS技術的最新進展。臺積電 APTS/NTM 總監(jiān) Shin-Puu Jeng 表示，公司多年前就開始開發(fā) CoWoS 先進封裝技術以滿足 HPC 客戶的需求，如今提供了 CoWoS 產(chǎn)品系列。

Jeng 表示臺積電的 CoWoS 客戶有不同的要求。有些重視性能，而另一些則需要高密度電線或更高的成本效益。例如CoWoS，最初使用的是硅中介層，后來升級為CoWoS-R，用有機中介層代替了硅中介層，響應速度和能耗更好，低阻抗線。通過組裝去耦電容無源元件，芯片的集成度更上一層樓，使CoWoS-R成為大功率系統(tǒng)集成的完美選擇。

Applied Materials、Brewer Science、EVG、Lam Research 和 SPI 等主要半導體行業(yè)公司也出席了異構(gòu)集成峰會，討論了用于 chiplet 集成、設備、材料及其解決方案的先進封裝技術。

Hybrid bonding是去年展會的一個特別熱門的話題，幾乎所有先進封裝廠商都利用該工藝盡可能地縮小片上互連和鍵合，以滿足先進封裝對互連密度的極端要求。雖然現(xiàn)在可以在大規(guī)模生產(chǎn)中使用混合鍵合，但仍有許多技術問題需要解決。

混合鍵合技術挑戰(zhàn)解決方案的開發(fā)人員將從市場機遇中獲益匪淺。半導體制造各個階段（從設備和材料到測試和測量）