Cadence怎樣對比文件差異？
加入技術交流群
Cadence作為一流的電子設計自動化（EDA）的軟件公司，其EDA工具絕對是大部分公司的首選。我們常用的兩個組件為Orcad和Allegro，一個是原理圖設計，一個是PCB設計。
在我們日常使用時，經常會改動圖紙，如果工程文件復雜龐大，容易忘記改動內容。下面介紹怎么對比兩個設計文件的區(qū)別。
比如，如何快速檢查出是否刪除下面的網絡
既然是對比區(qū)別，當然是準備兩份圖紙，一份是原始PCB.brd文件，一份是在原理圖中刪除網絡后導出的新PCB.brd文件。
1. 打開原始PCB文件，Tools-Design Compare，會自動在當前目錄下生成一份信息文件，后綴是xml。
2. 打開新PCB文件，Tools-Design Compare，也會生成一份新的xml文件，不要關閉該窗口，選擇File-Load，加載第一步中的xml文件
3. Design Compare會自動對比兩個文件的差異，并將差異用黃色高亮出來，雙擊NetList查看具體差異。
雙擊差異網絡，可以定位到PCB位置，看到更豐富的信息
#Cadence##pcb##compare##PCB##allegro#
*博客內容為網友個人發(fā)布，僅代表博主個人觀點，如有侵權請聯(lián)系工作人員刪除。
cdma相關文章:cdma原理
高通濾波器相關文章:高通濾波器原理
