昨天的文章中金譽半導體就提到了，芯片制作的第一個步驟就是制定芯片方案設(shè)計，只有把芯片的內(nèi)部制造方案設(shè)計出來后，才能根據(jù)這個方案一步步完成。目前有很多專業(yè)的IC芯片方案設(shè)計公司，如Intel、聯(lián)發(fā)科、高通等，金譽半導體也是擁有芯片方案設(shè)計團隊的公司，可以根據(jù)不同要求制定，制定出滿足期望功能的芯片。

IC芯片小小一個，設(shè)計起來非常考驗工程師的技術(shù)，同時也考驗著公司的生產(chǎn)實力。那工程師們在設(shè)計一顆 IC 芯片時，究竟有哪些步驟呢？設(shè)計流程可以簡單分成如下。

首先，制定目標：在ic芯片方案設(shè)計設(shè)計中，最重要的步驟就是規(guī)格制定。這個步驟就像是在設(shè)計建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進行設(shè)計。這一步主要是為了確定芯片的使用目的和效能，在大方向做出設(shè)定， 避免再花后續(xù)修改等問題。

接著是察看有哪些協(xié)定要符合，像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品相容，使它無法和其他設(shè)備連線。最后則是確立這顆 IC 的實作方法，將不同功能分配成不同的單元，并確立不同單元間連結(jié)的方法，如此便完成規(guī)格的制定。

設(shè)計完規(guī)格后，接著就是設(shè)計芯片的細節(jié)了。這個步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。在 IC 芯片中，便是使用硬體描述語言（HDL）將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程式碼便可輕易地將一顆 IC 地功能表達出來。接著就是檢查程式功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

▲32 bits 加法器的 Verilog 范例

有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計藍圖。在 IC 設(shè)計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設(shè)計自動化工具（EDA tool），讓電腦將 HDL code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。之后，反覆的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改，直到功能正確為止。

▲控制單元合成后的結(jié)果

最后，將合成完的程式碼再放入另一套 EDA tool，進行電路布局與繞線（Place And Route）。在經(jīng)過不斷的檢測后，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢？

▲常用的演算芯片-FFT芯片，完成電路布局與繞線的結(jié)果

首先，目前已經(jīng)知道一顆IC會產(chǎn)生多張的光罩，這些光罩有上下層的分別，每層有各自的任務(wù)。下圖為簡單的光罩例子，以積體電路中最基本的元件 CMOS 為范例。

上圖中，左邊就是經(jīng)過電路布局與繞線后形成的電路圖，在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。制作時便由底層開始，逐層制作，最后便會產(chǎn)生期望的芯片了。

至此，大家對于芯片方案設(shè)計應(yīng)該有初步的了解，整體看來就很清楚IC芯片方案設(shè)計是一門非常復雜的專業(yè)，也多虧了電腦輔助軟體的成熟，讓芯片的設(shè)計得以加速。芯片設(shè)計廠十分依賴工程師的智慧，這里所述的每個步驟都有其專門的知識，像是撰寫硬體描述語言就不單純的只需要熟悉程式語言，還需要了解邏輯電路是如何運作、如何將所需的演算法轉(zhuǎn)換成程式、合成軟體是如何將程式轉(zhuǎn)換成邏輯閘等問題，沒有一定實力的廠商是無法完成這一系列動作的。