xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：典型實例-FPGA片上硬件乘法器的使用

在FPGA+DSP系統(tǒng)設(shè)計系統(tǒng)中，F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來輔助完成一些計算任務(wù)。而這些計算工作中最消耗時間的就是乘法運算，因此本實例的主要內(nèi)容就是幫助讀者學(xué)會調(diào)用硬件乘法IP核。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 硬件乘法器

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：FPGA+DSP協(xié)同平臺的調(diào)試技巧和注意事項

作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對每個芯片進(jìn)行單獨測試。這種情況下就需要避免另外一個芯片對調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀隔離調(diào)試

基于FPGA的帶Cache的嵌入式CPU的設(shè)計與實現(xiàn)

MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設(shè)計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計更簡單、設(shè)計周期更短等優(yōu)點，并可以應(yīng)用更多先進(jìn)的技術(shù)，開發(fā)更快的下一代處理器。
關(guān)鍵字：流水線CPU 時序設(shè)計 FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之： FPGA與DSP的通信接口設(shè)計

以上的接口中，比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持，開發(fā)難度較大，串行接口開發(fā)簡單，但是速率較慢。VPORT等特殊接口一般是在特定的場合下應(yīng)用，不具備通用性，而且需要修改DSP驅(qū)動，開發(fā)周期較長。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 通信接口 EMIF HPI BlockRAM

數(shù)字變頻的FPGA實現(xiàn)

本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過一個具體的實例，給出了FPGA實現(xiàn)的具體過程。
關(guān)鍵字：數(shù)字變頻 VHDL FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)字信號處理，隨著FPGA密度和速度的提高，現(xiàn)在FPGA已經(jīng)可以勝任一些原來只有專用芯片或者多DSP才能完成的計算任務(wù)。
關(guān)鍵字： DSP 協(xié)同處理 FPGA

時延估計算法的FPGA實現(xiàn)

時延估計是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個問題，提出了利用相關(guān)計算法實現(xiàn)時延估計，并通過互譜插值提高估計精度。結(jié)合FPGA器件特性，運用VHDL語言編程，實現(xiàn)了整個相關(guān)算法。利用QuartusⅡ和Mat
關(guān)鍵字：時延估計估計精度 FPGA 內(nèi)插

利用FPGA實現(xiàn)外設(shè)通信接口之：典型實例-VGA接口的設(shè)計與實現(xiàn)

本節(jié)旨在設(shè)計實現(xiàn)了FPGA與VGA顯示器的接口，幫助讀者進(jìn)一步了解VGA接口的時序和設(shè)計方法。
關(guān)鍵字： VGA接口 ModelSim FPGA

利用FPGA實現(xiàn)外設(shè)通信接口之：典型實例-字符LCD接口的設(shè)計與實現(xiàn)

本節(jié)旨在設(shè)計實現(xiàn)FPGA與字符LCD的接口，幫助讀者進(jìn)一步了解字符液晶的工作原理和設(shè)計方法。
關(guān)鍵字：字符LCD接口 char_ram模塊 FPGA ModelSim

基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計

SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動發(fā)送出去的方法。
關(guān)鍵字： SPI VHDL FPGA

利用FPGA夾層卡實現(xiàn)I/O設(shè)計靈活性

面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口.
關(guān)鍵字： IO標(biāo)準(zhǔn) 可配置 FPGA

利用FPGA實現(xiàn)外設(shè)通信接口之：典型實例-USB 2.0接口的設(shè)計與實現(xiàn)

本節(jié)旨在設(shè)計實現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機進(jìn)行高速數(shù)據(jù)通信，分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計方法。
關(guān)鍵字： USB2.0 FX2 FPGA 高速數(shù)據(jù)傳輸

利用FPGA實現(xiàn)外設(shè)通信接口之：典型實例-RS-232C（UART）接口的設(shè)計與實現(xiàn)

本節(jié)旨在通過分析UART控制器，設(shè)計實現(xiàn)了FPGA通過RS-232C接口與PC機的通信。設(shè)計過程中用Modelsim對UART控制器進(jìn)行仿真，幫助讀者進(jìn)一步了解UART協(xié)議的具體時序。
關(guān)鍵字： RS-232C接口 UART FPGA BlockRAM

利用FPGA實現(xiàn)外設(shè)通信接口之：利用FPGA實現(xiàn)A/D、D/A轉(zhuǎn)換器接口

A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計中的常用器件，經(jīng)常用來實現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。根據(jù)應(yīng)用場合的不同，A/D、D/A轉(zhuǎn)換芯片的性能指標(biāo)參數(shù)差別比較大，因此接口格式也無法統(tǒng)一。
關(guān)鍵字：轉(zhuǎn)換器接口外同步模式 FPGA 內(nèi)同步模式環(huán)形緩存區(qū)

基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計實現(xiàn)

本白皮書討論用于實現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對于面臨產(chǎn)品及時面市、成本、性能、設(shè)計重用和產(chǎn)品長壽命等苛刻要求的嵌入式系統(tǒng)開發(fā)人員而言，單芯片方案是非常有價值的方法。
關(guān)鍵字：硬核處理器嵌入式系統(tǒng) FPGA

共6776條 77/452 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]