在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
            EEPW首頁 >> 主題列表 >> vhdl-cpld

            基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)

            • 便攜式MP3播放器作為一種集音頻播放、數(shù)據(jù)存儲(chǔ)為一身的數(shù)碼產(chǎn)品,其功能結(jié)構(gòu)為電子設(shè)計(jì)人員所津津樂道。新功...
            • 關(guān)鍵字: CoolRunner  CPLD  

            基于ARM和CPLD的嵌入式視覺系統(tǒng)設(shè)計(jì)

            • 目前,關(guān)于視覺系統(tǒng)的研究已經(jīng)成為熱點(diǎn),也有開發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機(jī)的,由于算法和硬件結(jié)構(gòu)的復(fù)雜性而使其在小型嵌入式系統(tǒng)中的應(yīng)用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后,視覺處理算法是
            • 關(guān)鍵字: CPLD  ARM  嵌入式視覺  系統(tǒng)設(shè)計(jì)    

            一款基于CPLD的LED顯示屏控制電路解決方案

            基于VHDL的異步FIFO設(shè)計(jì)

            • 摘要:FIFO經(jīng)常應(yīng)用于從一個(gè)時(shí)鐘域傳輸數(shù)據(jù)到另一個(gè)異步時(shí)鐘域。為解決異步FIFO設(shè)計(jì)過程中空滿標(biāo)志判斷難以及FPGA亞穩(wěn)態(tài)的問題,提出一種新穎的設(shè)計(jì)方案,即利用格雷碼計(jì)數(shù)器(每次時(shí)鐘到來僅有1位發(fā)生改變)表示讀/寫
            • 關(guān)鍵字: 設(shè)計(jì)  FIFO  異步  VHDL  基于  

            基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)

            • 本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)流程,驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過程中,硬件(實(shí)驗(yàn)評(píng)估板)的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行,避免了兩者因異步帶來的設(shè)計(jì)周期的延長。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺(tái)的設(shè)計(jì)方案。
            • 關(guān)鍵字: CoolRunner  CPLD  MP3  應(yīng)用開發(fā)    

            基于CPLD與絕對(duì)式編碼器的高精度高速伺服單元

            •  本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì),讀取帶有絕對(duì)式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs,通信速率可達(dá)2.5Mb/s,將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中,驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分,控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級(jí)。
            • 關(guān)鍵字: CPLD  絕對(duì)式編碼器  高精度  高速伺服單元    

            基于DSP+CPLD的異步電動(dòng)機(jī)控制系統(tǒng)開發(fā)平臺(tái)設(shè)計(jì)

            • 隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展,現(xiàn)代交流調(diào)速技術(shù)在國民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前,高...
            • 關(guān)鍵字: DSP  CPLD  電機(jī)控制  

            基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn)

            • 基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo):在xo640上實(shí)現(xiàn)一個(gè)簡單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開發(fā)和調(diào)試。
            • 關(guān)鍵字: FPGA/CPLD  實(shí)現(xiàn)  UART  簡易  Verilog  基于  

            基于CPLD/FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

            • 摘要:在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù),提出基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換,并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)
            • 關(guān)鍵字: CPLD  FPGA  多串口    

            基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

            • 基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示,采用自頂向下的設(shè)計(jì)思想,綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM,解決了大屏幕LED點(diǎn)陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。
            • 關(guān)鍵字: 點(diǎn)陣  顯示  LED  系統(tǒng)  CPLD  嵌入式  基于  

            采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法

            • 采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法,采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法搭建一種低成本的嵌入式視覺系統(tǒng),系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構(gòu)成。其中,CPLD識(shí)別時(shí)序,解決了圖像采集系統(tǒng)存在的嚴(yán)格時(shí)序同步和雙CPU共享一片SRAM的總
            • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  方法  視覺  CPLD  圖像  傳感器  采用  

            用VHDL語言開發(fā)的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)

            • 用VHDL語言開發(fā)的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì),0 引言  出租車計(jì)價(jià)系統(tǒng)較多的是利用單片機(jī)進(jìn)行控制,但較易被私自改裝,且故障率相對(duì)較高,且不易升級(jí);而FPGA具有高密度、可編程及有強(qiáng)大的軟件支持等特點(diǎn),所以設(shè)計(jì)的產(chǎn)品具有功能強(qiáng)、可靠性高、易于修改等特點(diǎn)。
            • 關(guān)鍵字: 計(jì)費(fèi)系統(tǒng)  設(shè)計(jì)  出租車  開發(fā)  語言  VHDL  

            基于Matlab/Simulink的滑模軟起動(dòng)器仿真研究

            基于CPLD的USB總線的隔離接口實(shí)現(xiàn)

            • 本設(shè)計(jì)的主要?jiǎng)?chuàng)新點(diǎn)在于 USB總線的協(xié)議的復(fù)雜性和快速性為設(shè)計(jì)實(shí)現(xiàn)必須面對(duì)許多的挑戰(zhàn),能在分析協(xié)議的基礎(chǔ)上利用 CPLD解決了 USB總線隔離的問題,巧妙的檢測(cè)信息包起始、快切換和包結(jié)束的難題,克服了傳輸信息包結(jié)束慢上拉與過渡,保證系統(tǒng)的完整性。
            • 關(guān)鍵字: CPLD  USB  總線  隔離接口    

            VHDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

            • 1引言EDA(電子設(shè)計(jì)自動(dòng)化)關(guān)鍵技術(shù)之一是采用硬件描述語言(HDL)描述電路系統(tǒng),包括電路結(jié)構(gòu)、行為方式、...
            • 關(guān)鍵字: VHDL  
            共994條 36/67 |‹ « 34 35 36 37 38 39 40 41 42 43 » ›|
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473