vhdl-ams 文章進入vhdl-ams技術(shù)社區(qū)

MCS-51單片機與PLD 可編程器件接口設計

摘要：采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述語言設計了一種MCS-51單片機與PLD可編程邏輯器件的接 ...
關(guān)鍵字：單片機 PLD EDA VHDL

基于VHDL的DRAM控制器設計

基于VHDL的DRAM控制器設計, 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導產(chǎn)品之一，已廣泛應用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)生
關(guān)鍵字：設計控制器 DRAM VHDL 基于

基于VHDL的通信編碼波形的設計與仿真

引言信號傳輸一般可分為兩大部分：編碼與解碼。其中編碼要求根據(jù)所傳輸信號特點選擇合適的編碼方式。由于不同的信號在不同的環(huán)境中進行傳輸，受到的干擾是不同的，而選擇合適的編碼方法可以最大限度的避免干擾，使通
關(guān)鍵字：設計仿真波形編碼 VHDL 通信基于

基于CPLD/FPGA的VHDL電路優(yōu)化設計

基于CPLD/FPGA的VHDL電路優(yōu)化設計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設計、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化設計電路 VHDL CPLD/FPGA 基于

基于EP1C6Q240C8和VHDL的定時器的方案設計

本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小
關(guān)鍵字： 240C Q240 VHDL 240

基于FPGA與單片機的波形發(fā)生器設計

摘要：利用FPGA與單片機相結(jié)合的方法，使用單片機控制FPGA產(chǎn)生頻率為10Hz~20kHz的正弦波，鋸齒波，三角波和四路分別 ...
關(guān)鍵字： FPGA 單片機 VHDL DDS

基于VHDL的SDRAM接口設計

基于VHDL的SDRAM接口設計,RAM通常用于數(shù)據(jù)和程序的緩存,隨著半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動態(tài)RAM)，RAM的容量越來越大、速度越來越高，可以說存
關(guān)鍵字：設計接口 SDRAM VHDL 基于

VHDL語言在FPGA／CPLD開發(fā)中的應用

摘　要】　通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與 ...
關(guān)鍵字： VHDL FPGA CPLD EDA

VHDL語言中信號的不同形式設置

VHDL語言中信號的不同形式設置,摘要：通過一個偶同位產(chǎn)生器邏輯功能的實現(xiàn)過程，介紹了VHDL語言中信號設置的不同方式及注意事項，并給出了完整的程序代碼。關(guān)鍵詞：VHDL；程序1概述VHDL是一種快速的電路設計工具，功能涵蓋了電路描述、電路合成、
關(guān)鍵字：形式設置不同信號語言 VHDL

基于VHDL的異步FIFO設計

摘要：FIFO經(jīng)常應用于從一個時鐘域傳輸數(shù)據(jù)到另一個異步時鐘域。為解決異步FIFO設計過程中空滿標志判斷難以及FPGA亞穩(wěn)態(tài)的問題，提出一種新穎的設計方案，即利用格雷碼計數(shù)器(每次時鐘到來僅有1位發(fā)生改變)表示讀／寫
關(guān)鍵字：設計 FIFO 異步 VHDL 基于

用VHDL語言開發(fā)的出租車計費系統(tǒng)設計

用VHDL語言開發(fā)的出租車計費系統(tǒng)設計,0 引言　　出租車計價系統(tǒng)較多的是利用單片機進行控制，但較易被私自改裝，且故障率相對較高，且不易升級;而FPGA具有高密度、可編程及有強大的軟件支持等特點，所以設計的產(chǎn)品具有功能強、可靠性高、易于修改等特點。
關(guān)鍵字：計費系統(tǒng) 設計出租車開發(fā) 語言 VHDL

VHDL語言在FPGA/CPLD開發(fā)中的應用

1引言EDA（電子設計自動化）關(guān)鍵技術(shù)之一是采用硬件描述語言（HDL）描述電路系統(tǒng)，包括電路結(jié)構(gòu)、行為方式、...
關(guān)鍵字： VHDL

用VHDL設計有限狀態(tài)機的方法

用VHDL設計有限狀態(tài)機的方法,現(xiàn)代數(shù)字系統(tǒng)的設計一般都采用自頂向下的模塊化設計方法。即從整個系統(tǒng)的功能出發(fā)，將系統(tǒng)分割成若干功能模塊。在自頂向下劃分的過程中，最重要的是將系統(tǒng)或子系統(tǒng)按計算機組成結(jié)構(gòu)那樣劃分成控制器和若干個受控制的
關(guān)鍵字：方法狀態(tài) 有限設計 VHDL

VHDL語言在FPGA／CPLD開發(fā)中的應用?

VHDL語言在FPGA／CPLD開發(fā)中的應用?,【摘　要】　通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
關(guān)鍵詞：VHDL，F(xiàn)PGA／CPLD，EDA
關(guān)鍵字：開發(fā) 應用 CPLD FPGA 語言 VHDL

汽車尾燈VHDL設計

汽車尾燈VHDL設計標簽/分類：
1．系統(tǒng)設計要求
用6個發(fā)光管模擬6個汽車尾燈（左右各3個），用4個開關(guān)作為汽車控制信號,分別為：左拐、右拐、故障和剎車。
車勻速行駛時，6個汽車尾燈全滅；右拐時，車右邊
關(guān)鍵字： VHDL 汽車尾燈

共328條 15/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

vhdl-ams介紹

　　即IEEE 1076.1標準。　　VHDL-AMS是VHDL的一個分支，它支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細 ]