模擬集成電路設(shè)計(jì)的九個(gè)階段，你到幾段了？

• 　　這篇文章是來自復(fù)旦大學(xué)的博士生的長篇感言，我完整地閱讀了下，覺得寫的很好，忍不住分享下。 　　一段你剛開始進(jìn)入這行，對(duì)PMOS/NMOS/BJT什么的只不過有個(gè)大概的了解，各種器件的特性你也不太清楚，具體設(shè)計(jì)成什么樣的電路你也沒什么主意，你的電路圖主要看國內(nèi)雜志上的文章，或者按照教科書上現(xiàn)成的電路，你總覺得他們說得都有道理。你做的電路主要是小規(guī)模的模塊，做點(diǎn)差分運(yùn)放，或者帶隙基準(zhǔn)的仿真什么的你就計(jì)算著發(fā)文章，生怕到時(shí)候論文湊不夠?？偟膩碚f，基本上看見運(yùn)放還是發(fā)怵。你覺得spice是一個(gè)非常難以使用而
• 關(guān)鍵字： 模擬集成電路設(shè)計(jì)  PVT  transient仿真