tessent rtl pro 文章進(jìn)入tessent rtl pro技術(shù)社區(qū)

Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍

　　Synopsys日前宣布，在其Galaxy設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的RTL綜合工具Design Compiler 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。Design Compiler自1988年問世以來，隨著工藝技術(shù)從1.5微米到32納米的進(jìn)步，而不斷得到調(diào)整升級(jí)。而今時(shí)序與面積布線的優(yōu)化已成為主要的挑戰(zhàn)，最新版工具與時(shí)俱進(jìn)，針對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展，為Synopsys布局布線解決方案IC Compiler提供“物理層指引”;將時(shí)序和面積的一致性提升至5%的同時(shí)，還將IC
關(guān)鍵字： Synopsys RTL 32納米

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

　　全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司日前宣布：該公司在其Galaxy™設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計(jì)中極具挑戰(zhàn)性的進(jìn)度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實(shí)現(xiàn)進(jìn)程。為了應(yīng)對(duì)這些挑戰(zhàn)，Design Compiler 2010對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展，為Synopsys旗艦布局布線解決方案IC Compile
關(guān)鍵字： Synopsys Galaxy RTL

基于ZigBee技術(shù)的XBee Pro模塊在智能公交系統(tǒng)中的應(yīng)用

隨著國(guó)內(nèi)經(jīng)濟(jì)的高速發(fā)展，城市的規(guī)模在不斷擴(kuò)大，尤其是各種交通工具的增長(zhǎng)更迅速，從而使城市交通需求與供給的矛盾日益突出，而單靠擴(kuò)大道路交通基礎(chǔ)設(shè)施來緩解矛盾的做法已難以為繼。在這種情況下，智能公交系統(tǒng)(A
關(guān)鍵字：智能公交系統(tǒng) 應(yīng)用模塊 Pro ZigBee 技術(shù) XBee 基于

基于pro/e的中小型排水管道清淤機(jī)器人虛擬樣機(jī)設(shè)計(jì)

隨著國(guó)民經(jīng)濟(jì)的迅速發(fā)展，環(huán)境污染日益嚴(yán)重，環(huán)保問題越來越受到社會(huì)各界的普遍關(guān)注。城市污水排放是確保環(huán)境衛(wèi)生、建設(shè)現(xiàn)代化文明城市的重要一環(huán)。目前，我國(guó)絕大多數(shù)城市排水管道的清淤工作仍普遍處于人工作業(yè)
關(guān)鍵字：機(jī)器人虛擬樣機(jī) 設(shè)計(jì) 清淤管道 pro/e 中小型排水

AMD將在CES上發(fā)布最新VISION Pro技術(shù)

　　2010年1月5日，AMD于日前發(fā)布了全新商用PC平臺(tái)品牌VISION Pro技術(shù)，以此為用戶提供卓越的視覺計(jì)算體驗(yàn)。通過極具視覺表現(xiàn)力的傳播、幫助企業(yè)提高生產(chǎn)效率，從而在競(jìng)爭(zhēng)中贏得優(yōu)勢(shì)。　　圖形顯示在商業(yè)溝通中的作用顯得比以往任何時(shí)候都更為重要，一些創(chuàng)新型企業(yè)紛紛利用PC平臺(tái)技術(shù)來生成和瀏覽具有豐富視覺表現(xiàn)力的演示文檔(包括視頻和3D圖形)。　　VISION Pro技術(shù) 　　研究顯示，超過80%的人類理解都是通過視覺獲取的，將視覺與口頭表達(dá)相結(jié)合，比簡(jiǎn)單使用文字的內(nèi)容記憶效果強(qiáng)6.5倍
關(guān)鍵字： CES 3D VISION-Pro AMD

基于PE-PRO／V8501A4的變頻空調(diào)無傳感器過調(diào)制技術(shù)開發(fā)(續(xù))

(上接總第128期p．63)
微機(jī)編輯與顯示單元可在計(jì)算機(jī)屏幕上實(shí)現(xiàn)4通道顯示程序中變量的數(shù)據(jù)，方便實(shí)驗(yàn)波形的捕獲，起到數(shù)字示波器的作用。用戶可以修改顯示波形的顏色、坐標(biāo)比例等參數(shù)，還可以對(duì)不同通道中的變
關(guān)鍵字：傳感器調(diào)制技術(shù)開發(fā) 空調(diào) 變頻 PE-PRO V8501A4 基于

基于PE-PRO／V850IA4的變頻空調(diào)無傳感器過調(diào)制技術(shù)開發(fā)

0 引言
近年來，在空調(diào)壓縮機(jī)系統(tǒng)中開始逐步使用控制性能更加優(yōu)越的永磁同步電機(jī)，以取代無刷直流電機(jī)進(jìn)行驅(qū)動(dòng)。這種永磁同步電機(jī)處于高溫密封的壓縮機(jī)中，且充滿強(qiáng)腐蝕性的高壓制冷劑，無法安裝轉(zhuǎn)子位置傳感
關(guān)鍵字：傳感器調(diào)制技術(shù)開發(fā) 空調(diào) 變頻 PE-PRO V850IA4 基于 DSP AD變換

中芯國(guó)際和新思科技攜手推出Reference Flow 4.0

　　全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司與中國(guó)內(nèi)地最大的芯片代工企業(yè)中芯國(guó)際集成電路制造有限公司日前宣布，將攜手推出全新的65納米R(shí)TL-to-GDSII參考設(shè)計(jì)流程4.0(Reference Flow 4.0)。作為新思科技專業(yè)化服務(wù)部與中芯國(guó)際共同開發(fā)的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術(shù)，為設(shè)計(jì)人員解決更精細(xì)工藝節(jié)點(diǎn)中遇到的低功耗和可制造性設(shè)計(jì)(DFM)等問題提供更多
關(guān)鍵字：中芯國(guó)際 65納米 Galaxy RTL-to-GDSII參考設(shè)計(jì)流程4.0

采用ZigBee pro自己動(dòng)手設(shè)計(jì)的工業(yè)用無線傳感器網(wǎng)絡(luò)

一、無線傳感器網(wǎng)絡(luò)是工業(yè)自動(dòng)化的新熱點(diǎn) 　無線傳感器網(wǎng)絡(luò)的出現(xiàn) 引起了全世界范圍的廣泛關(guān)注，被稱為二十一世紀(jì)最具影響的技術(shù)之一；改變世界的10大新技術(shù)之一；全球未來的四大高技術(shù)產(chǎn)業(yè)之一。而無線傳感器網(wǎng)絡(luò)技
關(guān)鍵字：工業(yè)用無線傳感器網(wǎng)絡(luò) 設(shè)計(jì) 動(dòng)手 ZigBee pro 自己射頻

利用現(xiàn)成FPGA開發(fā)板進(jìn)行ASIC原型開發(fā)

2004年12月在一項(xiàng)由Synplicity公司委托的調(diào)查中，全世界超過20,000名開發(fā)者被詢問關(guān)于他們的硬件輔助ASIC驗(yàn)證...
關(guān)鍵字： FPGA ASIC NRE RTL

Magma　最新版Talus Design面世

　　美國(guó)加州圣荷塞 2009年4月14日– 芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma®）設(shè)計(jì)自動(dòng)化有限公司（納斯達(dá)克代碼：LAVA）日前宣布，該公司面向先進(jìn)集成電路的全芯片綜合產(chǎn)品Talus® Design的最新版本正式面市。新版Talus® Design包括了一個(gè)增強(qiáng)的時(shí)序優(yōu)化引擎、改善的內(nèi)存使用效率以及先進(jìn)的生產(chǎn)率改進(jìn)，比如：創(chuàng)新性可用性、更為靈活的先進(jìn)腳本語(yǔ)言以及領(lǐng)先的第三方可測(cè)性設(shè)計(jì)（DFT）產(chǎn)品支持。同時(shí)，Talus Design與Talus Vortex相結(jié)
關(guān)鍵字： Magma RTL DFT Talus

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級(jí)產(chǎn)品

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級(jí)芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級(jí)模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級(jí)（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對(duì)于開發(fā)新型SoC和系統(tǒng)級(jí)IP，用于消費(fèi)電子、無
關(guān)鍵字： Cadence RTL SoC IP

CADENCE與Common Platform及ARM合作提供45納米R(shí)TL-to-GDSII參考流程

　　全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴(kuò)IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開發(fā)RTL-to-GDSII 45納米流程，滿足高級(jí)節(jié)點(diǎn)設(shè)計(jì)需要。該參考流程基于對(duì)應(yīng)Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來自Cadence的關(guān)鍵可制造性設(shè)計(jì)（De
關(guān)鍵字： CADENCE Common Platform ARM RTL-to-GDSII 低功耗

提高DFT設(shè)計(jì)測(cè)試覆蓋率的有效方法

伴隨著現(xiàn)代大規(guī)模集成電路制造工藝的快速發(fā)展，設(shè)計(jì)工程師必需直面芯片制造過程中可能產(chǎn)生的物理缺陷?，F(xiàn)...
關(guān)鍵字：寄存器邏輯存儲(chǔ)器 RTL 接口掃描模擬

新型高精度時(shí)鐘芯片RTL-4553

　　摘要：介紹EPSON公司最新推出的高精度時(shí)鐘芯片RTC-4553的功能與特點(diǎn)。包括內(nèi)部結(jié)構(gòu)及引腳、功能控制和單字節(jié)的讀程序。關(guān)鍵詞：?jiǎn)纹瑱C(jī) 時(shí)鐘芯片 RTC-4553 　　現(xiàn)在流行的串行時(shí)鐘芯片很多，如DS1302、DS1307、PCF8485等。這些芯片接口簡(jiǎn)單、價(jià)格低廉、使用方便，被廣泛地采用，但這些芯片都存在時(shí)鐘精度不高，易受環(huán)境影響，出現(xiàn)時(shí)鐘混亂等缺點(diǎn)。本文介紹一種EPSON公司最新推出的RTC-4553時(shí)鐘芯片。該芯片采用內(nèi)置晶振和獨(dú)特的數(shù)據(jù)方法，
關(guān)鍵字：時(shí)鐘芯片 RTL-4553 高精度 MCU和嵌入式微處理器