serdes ip 文章進(jìn)入serdes ip技術(shù)社區(qū)

IP網(wǎng)絡(luò)性能檢測(cè)技術(shù)及其發(fā)展趨勢(shì)

　　摘要：本文重點(diǎn)闡釋了IP網(wǎng)絡(luò)性能監(jiān)測(cè)的重要性，介紹了IP網(wǎng)絡(luò)性能監(jiān)測(cè)領(lǐng)域的研究現(xiàn)狀，并在此基礎(chǔ)上，對(duì)IP網(wǎng)絡(luò)性能監(jiān)測(cè)的主要參數(shù)、關(guān)鍵技術(shù)進(jìn)行闡釋?zhuān)⒎治隽薎P網(wǎng)絡(luò)性能監(jiān)測(cè)技術(shù)的未來(lái)發(fā)展趨勢(shì)。　　關(guān)鍵詞：IP網(wǎng)絡(luò)性能服務(wù)質(zhì)量性能測(cè)量性能控制與調(diào)整一、概述　　IP網(wǎng)絡(luò)服務(wù)質(zhì)量保證機(jī)制的研究是互聯(lián)網(wǎng)領(lǐng)域和電信領(lǐng)域的共同熱點(diǎn)，是在IP網(wǎng)絡(luò)上提供多媒體通信業(yè)務(wù)時(shí)的基礎(chǔ)之一。已經(jīng)提出了多種具體技術(shù)和相關(guān)的解決策略，這些技術(shù)和策略有著各自的技術(shù)特點(diǎn)和適用范圍，當(dāng)
關(guān)鍵字： IP 測(cè)量測(cè)試

TCP/IP協(xié)議在A T91RM9200上的實(shí)現(xiàn)

（西安電子科技大學(xué) 通信工程學(xué)院 ISN國(guó)家重點(diǎn)實(shí)驗(yàn)室陜西西安 710071）摘要：介紹了AT91RM9200[1]芯片與DM9161E[2]的硬件接口電路設(shè)計(jì)以及驅(qū)動(dòng)程序開(kāi)發(fā)。在此基礎(chǔ)上討論了TCP/IP[3]分層實(shí)現(xiàn)方法，并根據(jù)實(shí)際情況進(jìn)行簡(jiǎn)化。最后詳細(xì)論述了TCP /IP協(xié)議在AT91RM9200上的具體實(shí)現(xiàn)過(guò)程。關(guān)鍵詞：TCP/IP協(xié)議；AT91RM9200； Implement TCP/IP Protocol
關(guān)鍵字： AT91RM9200 TCP/IP 通訊

8位可定址DMOS功率驅(qū)動(dòng)器

關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

2006年2月15日，海爾IC選用ARM Artisan物理IP

　　2006年2月15日海爾IC選用ARM Artisan®物理IP開(kāi)發(fā)消費(fèi)電子產(chǎn)品，全面的解決方案幫助中國(guó)工程師實(shí)現(xiàn)低功耗、高性能的IC設(shè)計(jì)。
關(guān)鍵字： ARM IP

QuickLogic推出嵌入式SDIO IP和SDIO設(shè)計(jì)

QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶(hù)產(chǎn)品設(shè)計(jì)的時(shí)間，QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計(jì)。 QuickLogic所
關(guān)鍵字： IP QuickLogic SDIO 嵌入式設(shè)計(jì)

德州儀器推出IP質(zhì)量管理單元系統(tǒng)

　　日前，德州儀器 (TI) 宣布推出一套新型的 IP 質(zhì)量管理單元系統(tǒng)—PIQUA，該產(chǎn)品將使服務(wù)供應(yīng)商能夠在 VoIP、IP 視頻、IPTV 以及因特網(wǎng)音樂(lè)服務(wù)方面，為個(gè)人消費(fèi)者與企業(yè)用戶(hù)提供高級(jí)服務(wù)質(zhì)量。通過(guò)積極與 Motive 及 Viola Networks 的合作，融合了PIQUA 的TI IP 通信技術(shù)產(chǎn)品，可提供重要技術(shù)信息來(lái)正確管理各種新興
關(guān)鍵字： IP 德州儀器質(zhì)量管理單元系統(tǒng)

QuickLogic推出SDIO IP和SDIO參考設(shè)計(jì)

QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶(hù)產(chǎn)品設(shè)計(jì)的時(shí)間，QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計(jì)。 Quick
關(guān)鍵字： IP QuickLogic SDIO

Avago嵌入式SerDes通道ASIC突破2500萬(wàn)

Avago Technologies近日宣布，該公司為存儲(chǔ)、企業(yè)計(jì)算機(jī)和網(wǎng)絡(luò)設(shè)備制造商提供的嵌入式串行/解串(SerDes, Serializer/Deserializer)通道專(zhuān)用芯片(ASIC, Application Specific Integrated Circuit)的出貨量已經(jīng)突破2500萬(wàn)。Avago Technologies嵌入式SerDes IP (intellectual proper
關(guān)鍵字： ASIC Avago SerDes 嵌入式

MIPS與Virage優(yōu)化內(nèi)核IP套件提高性能

MIPS 科技與 Virage Logic宣布聯(lián)合推出一個(gè)新系列的第一個(gè)內(nèi)核優(yōu)化 IP 套件（Core-Optimized IP Kit）。該套件由專(zhuān)門(mén)優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
關(guān)鍵字： IP MIPS Virage

ST無(wú)線(xiàn)IP家庭網(wǎng)絡(luò)多媒體流組合

多媒體/手機(jī)芯片領(lǐng)導(dǎo)廠商針對(duì)下一代家庭娛樂(lè)信息產(chǎn)品推出成套關(guān)鍵技術(shù) 意法半導(dǎo)體日前公布了該公司正在為無(wú)線(xiàn)家庭IP網(wǎng)絡(luò)的音視頻流應(yīng)用開(kāi)發(fā)一套關(guān)鍵技術(shù)的細(xì)節(jié)，以實(shí)現(xiàn)新一代消費(fèi)電子產(chǎn)品。有了這些技術(shù)，不同的消費(fèi)產(chǎn)品（機(jī)頂盒、DVD影碟機(jī)、DVD錄放機(jī)、移動(dòng)終端）就可以通過(guò)無(wú)線(xiàn)連接來(lái)共享多媒體內(nèi)容。ST正在開(kāi)發(fā)的關(guān)鍵技術(shù)包括視頻碼轉(zhuǎn)換、先進(jìn)的視頻編碼器和強(qiáng)固的解碼器 (H.264)、自適應(yīng)播放、802.11n WLAN和安全/DRM (數(shù)字權(quán)限管理)。這些技術(shù)的開(kāi)發(fā)目標(biāo)是按照“隨時(shí)
關(guān)鍵字： IP ST 多媒體家庭網(wǎng)絡(luò) 無(wú)線(xiàn) 移動(dòng)多媒體

2005年12月20日，宏力半導(dǎo)體采用ARM Artisan物理IP

　　2005年12月20日宏力半導(dǎo)體采用ARM Artisan物理IP擴(kuò)展其0.18微米和0.13微米流水線(xiàn)。該協(xié)議使ARM全球用戶(hù)可以通過(guò)ARM網(wǎng)站免費(fèi)獲得基于宏力技術(shù)的物理IP。
關(guān)鍵字： ARM IP

用PowerPC實(shí)現(xiàn)高帶寬 TCP/IP 性能

用PowerPC實(shí)現(xiàn)高帶寬 TCP/IP 性能,今天，實(shí)現(xiàn)線(xiàn)速 TCP/IP 性能仍舊是一項(xiàng)重大設(shè)計(jì)挑戰(zhàn)。在本文中，我們將討論限制 TCP/IP 性能的單位字節(jié)和單位包的處理成本，并給出在基于嵌入式處理器的應(yīng)用中實(shí)現(xiàn)千兆位以太網(wǎng) TCP/IP 性能最大化的技術(shù)。
關(guān)鍵字：性能 TCP/IP 帶寬實(shí)現(xiàn) PowerPC

IP業(yè)務(wù)網(wǎng)解決方案

當(dāng)前IP網(wǎng)所承擔(dān)的業(yè)務(wù)已經(jīng)不再是電子郵件和網(wǎng)頁(yè)瀏覽，除了基于IP網(wǎng)的寬帶業(yè)務(wù)，還逐步出現(xiàn)了VPN等高增值業(yè)務(wù)。這就要求IP網(wǎng)不僅有容量上，而且要在業(yè)務(wù)支持種類(lèi)、服務(wù)質(zhì)量和可管理性上有所提高，最終發(fā)展到以IP/MPLS網(wǎng)實(shí)現(xiàn)統(tǒng)一的業(yè)務(wù)提供和業(yè)務(wù)承載。　　　　今天，IP/MPLS標(biāo)準(zhǔn)和技術(shù)正日益得到完善，其市場(chǎng)接受度正不斷提高，許多運(yùn)營(yíng)商將在網(wǎng)絡(luò)中構(gòu)建具有業(yè)務(wù)提供能力的IP/MPLS業(yè)務(wù)層作為其重要戰(zhàn)略。傳統(tǒng)的路由器也具有一定的IP或MPLS隧道能力，但是它們并不是基于“面向服務(wù)”進(jìn)行設(shè)計(jì)的，只能以粗放的
關(guān)鍵字： IP

NexTone：為IP網(wǎng)絡(luò)實(shí)現(xiàn)會(huì)話(huà)管理

關(guān)鍵字：會(huì)話(huà) 管理實(shí)現(xiàn) 網(wǎng)絡(luò) IP NexTone

自由IP Core資源的利用

摘要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問(wèn)題以及免費(fèi)資源的若干來(lái)源，然后通過(guò)對(duì)兩個(gè)不同來(lái)源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時(shí)應(yīng)考慮的問(wèn)題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對(duì)縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對(duì)方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過(guò)程中，由于開(kāi)發(fā)工具的通用性、設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化，設(shè)計(jì)過(guò)程幾乎與所用器件的硬件結(jié)構(gòu)無(wú)關(guān)，
關(guān)鍵字： CPU IP Core