serdes ip 文章 進入serdes ip技術(shù)社區(qū)
FPGA技術(shù)的優(yōu)劣勢分析
- 盡管FPGA(現(xiàn)場可編程門陣列)從誕生至今只有20多年的歷史,但作為一個新興產(chǎn)業(yè),F(xiàn)PGA已經(jīng)取得了輝煌的成就。8月28日,中國電子報社在成都舉辦了“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”,F(xiàn)PGA企業(yè)的代表、系統(tǒng)企業(yè)的代表、市場調(diào)研公司的分析師以及關(guān)注FPGA產(chǎn)業(yè)的各界人士共聚一堂,熱烈探討FPGA產(chǎn)業(yè)的發(fā)展現(xiàn)狀和未來趨勢。靈活性凸顯FPGA優(yōu)勢從工藝技術(shù)來看,和CPU一樣,F(xiàn)PGA始終走在半導體產(chǎn)業(yè)的前列,如今已躋身40納米陣營;就應用領(lǐng)域而言,F(xiàn)PGA已從最初的通信領(lǐng)域向各行各業(yè)擴展。在美國賽靈思公司亞
- 關(guān)鍵字: FPGA ASIC IP
Maxim Integrated推出串行器/解串器(SerDes)芯片組

- Maxim?Integrated的汽車SerDes芯片組適用于屏蔽雙絞線(STP)和同軸電纜傳輸,大幅提高設(shè)計靈活性?! axim?Integrated?Products,?Inc.?推出最新3.12Gbps千兆位多媒體串行鏈路(GMSL)SerDes芯片組,設(shè)計人員利用傳統(tǒng)的STP或重量更輕、成本更低的同軸電纜即可支持高分辨率汽車信息娛樂系統(tǒng)?! ∧壳捌囋O(shè)計普遍采用STP電纜將數(shù)據(jù)傳送至汽車信息娛樂系統(tǒng)顯示器。然而,越來越多的OEM廠商開始嘗試轉(zhuǎn)
- 關(guān)鍵字: Maxim GMSL SerDes
賽靈思與ARM公司共同宣布合作開發(fā)計劃
- ? 全球可編程邏輯解決方案領(lǐng)導廠商賽靈思公司與ARM公司宣布正式開展合作,在賽靈思FPGA中應用ARM處理器與互聯(lián)技術(shù)。賽靈思公司目前已經(jīng)開始采用ARM?Cortex處理器IP,利用性能優(yōu)化的ARM數(shù)字單元庫(cell?library)和嵌入式存儲器,為未來的可編程平臺提供支持。此外,兩家公司還共同對下一代ARM??AMBA?互聯(lián)技術(shù)進行定義,以增強并優(yōu)化FPGA架構(gòu)?! 纱蠊镜暮献?,?意味著賽靈思致力于采用全線ARM技術(shù),并充分利用ARM處理器的巨
- 關(guān)鍵字: Xilinx FPGA Cortex IP
中國集成電路產(chǎn)業(yè)變革在即
- 新政利好力度空前 ●希望政策能助推建立多元化和多渠道的科技投入體系,廣泛吸引社會資金。 ●除開發(fā)核心設(shè)計IP外,必須重視培育核心生產(chǎn)工藝和核心應用技術(shù)。 尹志堯:國家集成電路產(chǎn)業(yè)新一輪扶持政策的即將出臺,必然給集成電路行業(yè)帶來重大利好,將有利于進一步鞏固集成電路產(chǎn)業(yè)在戰(zhàn)略性新興產(chǎn)業(yè)中的龍頭地位。在促進國內(nèi)行業(yè)發(fā)展的同時,增強國內(nèi)芯片生產(chǎn)以及設(shè)備企業(yè)的市場地位,使之進入全新的發(fā)展階段,在10年到20年內(nèi)趕上并在某些方面達到國際最先進水平。 半導體設(shè)備業(yè)在整個產(chǎn)業(yè)鏈
- 關(guān)鍵字: 集成電路 IP
用于數(shù)據(jù)通訊和遠程通信測試的泰克解決方案
- 全球領(lǐng)先的測試、測量和監(jiān)測儀器供應商---泰克公司日前宣布,推出業(yè)內(nèi)首個全集成式40?Gb/s可編程碼型發(fā)生器(PPG)。該40?Gb/s?PPG連同先前發(fā)布的40?Gb/s可編程誤差檢測儀現(xiàn)在構(gòu)成完整的40?Gb/s誤碼率測試(BERT)解決方案。憑借200?fs隨機抖動(RJ)和8?ps上升時間性能,新泰克PPG4001提供了對40?Gb/s串行數(shù)據(jù)測試至關(guān)重要的性能和信號質(zhì)量。 開發(fā)高速數(shù)據(jù)及遠程(long-hau
- 關(guān)鍵字: 泰克 PPG BERT SERDES
OTN幀頭定位電路優(yōu)化研究

- 在OTN幀結(jié)構(gòu)中,Serdes在從高速的串行數(shù)據(jù)中恢復出數(shù)據(jù)后,數(shù)據(jù)只是按順序以64bit為寬度重新放置,并沒有按字節(jié)對齊,所以后續(xù)電路無法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后,把所有的數(shù)據(jù)按字節(jié)對齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后,存在著數(shù)據(jù)速率高,位寬大的問題。在ASIC或FPGA中,大量的大位寬的數(shù)據(jù),是不容易運行在較高的速率下的。所以需要對幀定位電路進行簡化,以使得電路在大位寬時,仍然能夠進行高速運行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后,提出了一種適合于高速率的、大位寬的處理電路。
- 關(guān)鍵字: OTN FPGA Serdes ASIC 幀定位 201401
serdes ip介紹
您好,目前還沒有人創(chuàng)建詞條serdes ip!
歡迎您創(chuàng)建該詞條,闡述對serdes ip的理解,并與今后在此搜索serdes ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對serdes ip的理解,并與今后在此搜索serdes ip的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
