processor(dsp) 文章進(jìn)入processor(dsp)技術(shù)社區(qū)

DSP串行通信在減搖水艙試驗(yàn)臺(tái)架控制系統(tǒng)中的應(yīng)用

高速DSP系統(tǒng)的電路板級(jí)電磁兼容性設(shè)計(jì),　隨著高速DSP技術(shù)的廣泛應(yīng)用，相應(yīng)的高速DSP的PCB設(shè)計(jì)就顯得十分重要。由于DSP是一個(gè)相當(dāng)復(fù)雜、種類(lèi)繁多并有許多分系統(tǒng)的數(shù)、?；旌舷到y(tǒng)，所以來(lái)自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的串
關(guān)鍵字：電磁兼容設(shè)計(jì) 電路板系統(tǒng) DSP 高速

　　日前，德州儀器 (TI) 宣布在現(xiàn)有數(shù)字信號(hào)處理器 (DSP) + ARM? 產(chǎn)品的成功基礎(chǔ)上推出 C6A816x Integra? DSP + ARM 系列處理器。C6A816x Integra DSP + ARM 處理器不但可提供高達(dá) 1.5 GHz 的業(yè)界最快單內(nèi)核浮點(diǎn)與定點(diǎn) DSP 性能，而且還集成性能高達(dá) 1.5 GHz 的業(yè)界最快單內(nèi)核 ARM Cortex?-A8 內(nèi)核。
關(guān)鍵字：德州儀器 DSP 處理器

大容量無(wú)線(xiàn)傳輸技術(shù)中DSP的啟動(dòng),1 引言

在極低譜密度，高頻譜利用率的大容量無(wú)線(xiàn)傳輸技術(shù)中，高速實(shí)時(shí)信號(hào)處理成為技術(shù)的關(guān)鍵。目前市場(chǎng)上，能滿(mǎn)足對(duì)高速實(shí)時(shí)信號(hào)處理的需要有具有良好的可編程性的器件主要有 DSP 和FPGA。

TMS320C6000 系
關(guān)鍵字： DSP 啟動(dòng) 技術(shù) 傳輸無(wú)線(xiàn) 大容量

條形碼一般被用于將關(guān)鍵的字母數(shù)字信息轉(zhuǎn)換為數(shù)字系統(tǒng)能夠掃描和讀取的符號(hào)信息，而無(wú)需每次都要將信息錄...
關(guān)鍵字： 2D條形碼 DSP CRC 解碼

　　自即日起至2010年12月31日期間，合眾達(dá)聯(lián)合TI推出免費(fèi)的、可永久持續(xù)升級(jí)的Code Composer Studio IDE v4. 　　凡購(gòu)買(mǎi)任意一款合眾達(dá)公司(SEED)的基于TI處理器平臺(tái)的SEED-XDS560仿真器或SEED-XDS510仿真器，您將即刻免費(fèi)獲得鉑金版支持永久持續(xù)升級(jí)的Code Composer Studio IDE v4. 　　同時(shí)，合眾達(dá)為回饋老客戶(hù)，凡購(gòu)買(mǎi)過(guò)合眾達(dá)仿真器的朋友，　　可免費(fèi)下載Code Composer Studio IDE v4 　　注冊(cè)可
關(guān)鍵字：合眾達(dá) DSP

提出一種設(shè)計(jì)全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實(shí)現(xiàn)了硬件電路。軟件仿真和硬件測(cè)試的結(jié)果證明了該設(shè)計(jì)的正確性和易實(shí)現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點(diǎn)。同時(shí)，系統(tǒng)設(shè)計(jì)表明基于DSP Builder的設(shè)計(jì)方法可縮短設(shè)計(jì)周期，提高設(shè)計(jì)的靈活性。
關(guān)鍵字：相環(huán) 設(shè)計(jì) 實(shí)現(xiàn) 數(shù)字適應(yīng) DSP Builder 帶寬基于

FPGAs的DSP性能分析,　FPGA在高性能數(shù)字信號(hào)處理領(lǐng)域越來(lái)越受關(guān)注，如無(wú)線(xiàn)基站。在這些應(yīng)用中， FPGAs通常被用來(lái)和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計(jì)師需要一個(gè)確切的FPGAs及高端DSP信號(hào)處理器性能參數(shù)圖
關(guān)鍵字：分析性能 DSP FPGAs