polarfire? fpga 文章進(jìn)入polarfire? fpga技術(shù)社區(qū)

市場需求推動(dòng)FPGA、CPU、DSP走向融合

　　實(shí)際上，推動(dòng)某項(xiàng)或幾項(xiàng)技術(shù)發(fā)展方向的真正動(dòng)力是市場與技術(shù)的綜合因素，技術(shù)本身或內(nèi)在的發(fā)展慣性并不是最重要的，或者說并非唯一決定性因素。　　
關(guān)鍵字： FPGA DSP

　　Altera公司日前宣布，開始提供業(yè)界第一款集成增強(qiáng)前向糾錯(cuò)(EFEC) IP內(nèi)核，該內(nèi)核針對(duì)高性能Stratix IV和Stratix V系列FPGA進(jìn)行了優(yōu)化。EFEC7和EFEC20是Altera Newfoundland技術(shù)中心 (以前的Avalon Microelectronics) 開發(fā)的多維IP內(nèi)核，專門面向城域和長距離光傳送網(wǎng)(OTN)等100G應(yīng)用而設(shè)計(jì)?！?/li>
關(guān)鍵字： Altera FPGA

隨著軟件無線電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數(shù)字接收機(jī)的應(yīng)用日益廣泛。為了擴(kuò)大數(shù)字接收機(jī)的ADC 動(dòng)態(tài)范圍，廣泛采用了自動(dòng)增益控制(AGC) ，使接收機(jī)的增益隨著信號(hào)的強(qiáng)弱進(jìn)行調(diào)整，其性能的好壞直接
關(guān)鍵字： FPGA AGC 動(dòng)態(tài) 數(shù)控

本文給出的視頻采集和顯示模塊在設(shè)計(jì)時(shí)，選取分辨率為768times;494像素的NTSC制式，并選用輸出像素為640times;480的CCD攝像頭； FPGA選取Altera CyclONeⅡ系列Ep2c35F672c36 (內(nèi)含35000個(gè)邏輯單元)；主動(dòng)串行配
關(guān)鍵字： FPGA 視頻采集顯示模塊

摘要：對(duì)傳統(tǒng)的數(shù)字化轉(zhuǎn)角測量方法進(jìn)行了簡要介紹，提出了一種能夠提高測角分辨率的脈沖細(xì)分技術(shù)，并結(jié)合激光陀螺輸出信號(hào)對(duì)該方法進(jìn)行了誤差分析。接著利用FPGA對(duì)此項(xiàng)技術(shù)進(jìn)行了硬件實(shí)現(xiàn)，具體描述了電路各部分的工
關(guān)鍵字： FPGA 脈沖電路

摘要：根據(jù)現(xiàn)代電子系統(tǒng)對(duì)信號(hào)源的頻率穩(wěn)定度、準(zhǔn)確度及分辨率越來越高的要求，結(jié)合直接數(shù)字式頻率合成器(DDS)的優(yōu)點(diǎn)，利用FPGA芯片的可編程性和實(shí)現(xiàn)方案易改動(dòng)的特點(diǎn)，提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器
關(guān)鍵字： FPGA DDS 任意波形發(fā)生器

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動(dòng)微型打印機(jī)，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計(jì)驅(qū)動(dòng)打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語言VHDL實(shí)現(xiàn)對(duì)微型打印機(jī)的時(shí)序控制，并通
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動(dòng)設(shè)計(jì)

摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計(jì)方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場可編程門陣列芯片作為核心器件，同時(shí)結(jié)合FPGA和NIOS軟核的優(yōu)勢，設(shè)計(jì)高效的片上可編程系統(tǒng)(SoPC)對(duì)高速A／D所采集的數(shù)據(jù)進(jìn)
關(guān)鍵字： FPGA 數(shù)字示波器

設(shè)計(jì)了一種基于FPGA的1024點(diǎn)16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進(jìn)行前一級(jí)4點(diǎn)蝶形運(yùn)算，再進(jìn)行本級(jí)與旋轉(zhuǎn)因子復(fù)乘運(yùn)算的結(jié)構(gòu)。合理地利用了硬件資源。對(duì)系統(tǒng)劃分的各個(gè)模塊使用Verilog HDL進(jìn)行編碼設(shè)計(jì)。對(duì)整個(gè)系統(tǒng)整合后的代碼進(jìn)行功能驗(yàn)證之后，采用QuartusⅡ與Matlab進(jìn)行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號(hào)處理領(lǐng)域有廣泛應(yīng)用。
關(guān)鍵字： FPGA FFT 算法硬件實(shí)現(xiàn)

摘要：介紹了一種基于ARM平臺(tái)、以太網(wǎng)和GPRS無線通信技術(shù)的智能家居遠(yuǎn)程監(jiān)控系統(tǒng)，給出了系統(tǒng)的組成及工作原理，著重闡述了系統(tǒng)主要硬件和軟件的設(shè)計(jì)。智能家居遠(yuǎn)程監(jiān)控系統(tǒng)的核心是嵌入式Web服務(wù)器。通過該嵌入式We
關(guān)鍵字： FPGA 跳頻通信頻率合成器

摘要：FPGA可以通過串行接口進(jìn)行配置。本文對(duì)傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法，給出了一個(gè)用CPLD和Flash對(duì)FPGA進(jìn)行配置的應(yīng)用實(shí)例。
關(guān)鍵詞：現(xiàn)場可編程
關(guān)鍵字： Flash CPLD FPGA

分析了擴(kuò)頻測距理論原理與優(yōu)勢，給出了一種基于FPGA的快速擴(kuò)頻測距模型。通過運(yùn)用FFT IP Core計(jì)算收發(fā)序列間的互相關(guān)函數(shù)，可以實(shí)現(xiàn)快速捕獲。仿真結(jié)果表明，該方法具有速度快、誤差小、設(shè)計(jì)靈活、效率高的特點(diǎn)。
關(guān)鍵字： FPGA 擴(kuò)頻快速捕獲仿真研究

介紹了一種基于可編程邏輯器件FPGA和硬件描述語言VHDL的32位ALU的設(shè)計(jì)方法。該ALU采取層次化設(shè)計(jì)方法，由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成，能實(shí)現(xiàn)32位有符號(hào)數(shù)和無符號(hào)數(shù)的加減乘除運(yùn)算，另外還能實(shí)現(xiàn)9種邏輯運(yùn)算、6種移位運(yùn)算以及高低字節(jié)內(nèi)容互換。該ALU在QuartuslI軟件環(huán)境下進(jìn)行了功能仿真，通過驗(yàn)證表明，所設(shè)計(jì)的ALU完全正確，可供直接調(diào)用。
關(guān)鍵字： FPGA ALU 軟核

摘要：數(shù)字化語音存儲(chǔ)與回放系統(tǒng)的作用是對(duì)語音進(jìn)行錄音和放音，并實(shí)現(xiàn)數(shù)字化控制。能夠做到語音回放的方法有很多，本課題研究的是基于FPGA控制下的語音存儲(chǔ)與回放系統(tǒng)。
關(guān)鍵詞：語音錄放；數(shù)模轉(zhuǎn)換；模數(shù)轉(zhuǎn)換；FP
關(guān)鍵字： FPGA 數(shù)字化回放系統(tǒng) 語音存儲(chǔ)