在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

  • <dfn id="79stg"></dfn>
    <object id="79stg"><div id="79stg"><label id="79stg"></label></div></object>
    <ruby id="79stg"><dl id="79stg"><noscript id="79stg"></noscript></dl></ruby>
      首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
      EEPW首頁 >> 主題列表 >> polarfire? fpga

      手把手課堂:Xilinx FPGA設計時序約束指南

      •   作為賽靈思用戶論壇的定期訪客,我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現(xiàn)時序收斂,讓我們來深入了解時序約束以及如何利用時序約束實現(xiàn)FPGA 設計的最優(yōu)結果。   何為時序約束?   為保證設計的成功,設計人員必須確保設計能在特定時限內完成指定任務。要實現(xiàn)這個目的,我們可將時序約束應用于連線中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。   在 FPGA 設計
      • 關鍵字: Xilinx  FPGA  設計時序  

      [組圖]FPGA器件的在線配置方法

      • [組圖]FPGA器件的在線配置方法,引 言
        ??在當今變化的市場環(huán)境中,產(chǎn)品是否便于現(xiàn)場升級,是否便于靈活使用成為產(chǎn)品能否進入市場的關鍵因素。在這種背景下,Altera公司的基于SRAM LUT結構的FPGA器件得到了廣泛的應用。雖然這些器件應用廣泛,但由
      • 關鍵字: 配置  方法  在線  器件  FPGA  組圖  

      一種用于數(shù)字下變頻的高階分布式FIR濾波器及FPGA實現(xiàn)

      • 摘要:設計了一種用于數(shù)字下變頻的256階分布式FIR濾波器。通過分析分布式FIR濾器結構給實現(xiàn)電路所需資源和...
      • 關鍵字: FPGA  FIR濾波器  分布式算法  

      LXI總線數(shù)字化儀模塊設計

      • 介紹了一種基于LXI總線數(shù)字化儀模塊的總體設計方案。該數(shù)字化儀模塊以FPGA和DSP作為采集控制和信號處理核心單元,兼容兩種標準頻率中頻信號的采集與數(shù)據(jù)處理,采用基于IEEE1588精密時鐘協(xié)議提供的時間基準進行精確定時觸發(fā)。軟件系統(tǒng)在Windows NT平臺上實現(xiàn),開發(fā)了基于Lab Windows/CVI的虛擬儀器軟面板,保證了模塊運行的穩(wěn)定性和人機界面的友好。本數(shù)字化儀模塊的特點在于該模塊在高性能FPGA的控制下實現(xiàn)兩種中頻信號采集,最高采樣頻率可達130 MHz,可靠性、穩(wěn)定性好,具有較好的實用價值
      • 關鍵字: LXI總線  FPGA  DSP  IEEE1588  201104  

      基于NETFPGA的手背靜脈身份認證系統(tǒng)

      • 本作品設計并實現(xiàn)了一種基于近紅外手背靜脈檢測生物特征的個人身份認證系統(tǒng)(VAS系統(tǒng)),在Xilinx公司提供的NetFPGA開發(fā)平臺上完成了系統(tǒng)開發(fā)。實現(xiàn)了手背靜脈圖像的采集、處理、存儲和匹配驗證等功能,充分發(fā)揮了FPGA硬件功能,采用軟硬件協(xié)同思想,流水線策略和并行處理的方法,移植和優(yōu)化了軟件算法。同時對NetFPGA平臺進行了改造和擴展;還實現(xiàn)了靈活、友好的交互界面,安全級別高,擴展性強。
      • 關鍵字: 嵌入式系統(tǒng)  FPGA  身份認證  生物特征  手背靜脈  201104  

      基于點判決域的多模盲均衡算法及其FPGA實現(xiàn)

      • 摘要:恒模算法無法克服信號的相位失真問題,且穩(wěn)態(tài)誤差大;修正恒模算法可以恢復信號相位,但均衡器收斂后,穩(wěn)態(tài)...
      • 關鍵字: FPGA  ISE  恒模算法  修正恒模算法  多模算法  Xilinx  

      基于DSP Builder的子帶分解自適應濾波器的FPGA實現(xiàn)

      • 自適應濾波器已經(jīng)廣泛應用于信道均衡、回聲取消、系統(tǒng)識別、頻譜估計等各個方面?;谧訋Х纸獾淖赃m應濾波...
      • 關鍵字: 子帶分解  自適應濾波器  FPGA  Altera  

      FPGA工藝制程走在CPU前面

      •   日前,晶圓代工龍頭企業(yè)臺積電宣布了其一季度業(yè)績,營收為12.9億美元,環(huán)比增長14.1%同比增長16.9%,這一切得益于其不斷進步的工藝制程,就目前28nm制程節(jié)點,臺積電一口氣推出了6款不同規(guī)格的產(chǎn)品,而其他代工廠則表示下半年才會推出28nm的產(chǎn)品。   
      • 關鍵字: Xilinx  FPGA  

      中國國際醫(yī)療電子技術大會隆重登場

      •   權威的市場分析、領先的技術方案、關鍵元器件展示與講解,2011年4月19日,眾多精彩內容伴隨著第四屆中國國際醫(yī)療電子大會(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會會長陶篤純、藍韻集團產(chǎn)品市場部總監(jiān)劉明宇、中國科學院深圳先進技術研究院 鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來的機遇與挑戰(zhàn)、多學科交叉驅動醫(yī)療儀器創(chuàng)新關鍵等角度出發(fā),
      • 關鍵字: TI  FPGA  醫(yī)療超聲  

      基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端設計

      • 0引言利用軟件實施加密算法已經(jīng)成為實時安全通信系統(tǒng)的重要瓶頸。標準的商品化CPU和DSP無法跟上數(shù)據(jù)...
      • 關鍵字: FPGA  片上系統(tǒng)  無線保密  通信終端  

      基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)

      • 基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn),摘要:高速中頻采樣信號處理平臺在實際應用中有很大的前景,提出采用FPGA+DSP的處理結構,結合高性能A/D和D/A處理芯片,設計了一個通用處理平臺,并對其主要性能進行了測試。實驗與實際應用表明,該系統(tǒng)具有很強的
      • 關鍵字: 信號處理  平臺  實現(xiàn)  采樣  中頻  FPGA  DSP  高速  基于  

      FPGA在數(shù)字式心率計中的電路組成及工作原理

      • 本心率計在數(shù)字式心率計的基礎上,采用FPGA和VHDL語言實現(xiàn),減少了元器件使用數(shù)量,提高了測量精度和可靠性。該電路能夠實時采集并測量人體心跳的瞬時和平均心跳速率,判斷并顯示心率狀態(tài)(即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象)。如果心率過快或過慢或者有心率不齊現(xiàn)象,那么將用不同顏色發(fā)光管進行閃爍報警顯示。

      • 關鍵字: FPGA  數(shù)字式  電路  工作原理    

      基于POWER PC+FPGA架構的飛行試驗振動數(shù)據(jù)實時分析

      • 摘要:飛行試驗振動信號具有采樣率高、數(shù)據(jù)量大、處理復雜的特點,在現(xiàn)有條件下,通過遙測鏈路很難將大量的振動數(shù)據(jù)實時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要,結合某型號的試飛關鍵技術攻關研究,突破試飛振動數(shù)
      • 關鍵字: POWER  FPGA  PC  架構    

      基于Cyclone III FPGA的DDR2接口設計分析

      • DDR SDRAM是Double Data Rate SDRAM的縮寫,即雙倍速率同步動態(tài)隨機存儲器。DDR內存是在SDRAM內存基礎上發(fā)展而來的,能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù),可以在與SDRAM相同的總線時鐘頻率下達到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進行數(shù)據(jù)傳輸,但DDR2擁有兩倍于DDR的預讀取系統(tǒng)命令數(shù)據(jù)的能力。
      • 關鍵字: Cyclone  FPGA  DDR2  III    

      高性能FPGA中的高速SERDES接口

      • 引言  串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍,并行接口已經(jīng)被高速串行鏈接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是獨立的ASSP或ASIC器
      • 關鍵字: SERDES  FPGA  性能  接口    
      共6395條 275/427 |‹ « 273 274 275 276 277 278 279 280 281 282 » ›|

      polarfire? fpga介紹

      您好,目前還沒有人創(chuàng)建詞條polarfire? fpga!
      歡迎您創(chuàng)建該詞條,闡述對polarfire? fpga的理解,并與今后在此搜索polarfire? fpga的朋友們分享。    創(chuàng)建詞條

      熱門主題

      樹莓派    linux   
      關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
      Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
      《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
      備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
      ×

      “芯”朋友见面大会
      珠海|11.14|泰克“芯”朋友见面大会珠海站|泰克带您从测试角度看半导体的整条产业链,快来报名抢位吧>>