multi-pll 文章 進入multi-pll技術(shù)社區(qū)
DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計
- DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計,本文設(shè)計了一種應用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘，每級采用RS觸發(fā)結(jié)構(gòu)來產(chǎn)生差分輸出信號，在有效降低靜態(tài)功耗的同時．具有較好的抗噪聲能力。在延遲單元的設(shè)計時。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點。 仿真結(jié)果表明．電路叮實現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿足DSP芯片時鐘系統(tǒng)的要求。
- 關(guān)鍵字： 振蕩器 設(shè)計 環(huán)形 CMOS 內(nèi)嵌 PLL DSP
異步FIFO和PLL在高速雷達數(shù)據(jù)采集系統(tǒng)中的應用
- 異步FIFO和PLL在高速雷達數(shù)據(jù)采集系統(tǒng)中的應用,將異步FIFO和鎖相環(huán)應用到高速雷達數(shù)據(jù)采集系統(tǒng)中用來緩存A／D轉(zhuǎn)換的高速采樣數(shù)據(jù)，解決嵌入式實時數(shù)據(jù)采集系統(tǒng)中，高速采集數(shù)據(jù)量大，而處理器處理速度有限的矛盾，提高系統(tǒng)的可靠性。根據(jù)FPGA內(nèi)部資源的特點，將FIFO和鎖相環(huán)設(shè)計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設(shè)計結(jié)構(gòu)簡單，并減少硬件板卡的干擾。由于鎖相環(huán)的使用，使得整個采集系統(tǒng)時鐘管理方便。異步FIFO構(gòu)成的高速緩存具有一定通用性，方便系統(tǒng)進行升級維護。
- 關(guān)鍵字： 數(shù)據(jù)采集 系統(tǒng) 應用 雷達 高速 FIFO PLL 異步
三星宣布新層疊封裝技術(shù) 8層僅厚0.6mm
- 三星公司今天宣布，該公司已經(jīng)成功開發(fā)出了全球最薄的Multi-die堆疊封裝技術(shù)，將8顆閃存晶片(Die)層疊封裝在一顆芯片內(nèi)，厚度僅為0.6mm，比目前常見的8層封裝技術(shù)厚度降低一半。三星的這項技術(shù)最初是為32GB閃存顆粒設(shè)計的，將8顆30nm工藝32Gb NAND閃存核心層疊封裝在一顆芯片內(nèi)，每層晶片的實際厚度僅為15微米，最終封裝完成的芯片才實現(xiàn)了0.6mm的厚度。據(jù)稱這樣的超薄大容量閃存芯片可 以讓手機和移動設(shè)備設(shè)計者在存儲模塊上節(jié)省40%的空間和重量。 三星稱，這項層疊封裝新技術(shù)的關(guān)鍵
- 關(guān)鍵字： 三星 封裝 Multi-die
DSP編程過程中的幾個關(guān)鍵問題的研究
- 關(guān)鍵字： 匯編指令的歧義 Bootload Bug McBSP Multi-Frame
TLi選擇FineSim SPICE作為模擬IC設(shè)計的標準驗證工具
- 芯片設(shè)計解決方案供應商微捷碼(Magma®)設(shè)計自動化有限公司日前宣布，消費電子產(chǎn)品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設(shè)計的標準驗證工具。TLi是在對大量商用SPICE仿真產(chǎn)品進行徹底詳盡的評估，結(jié)果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統(tǒng)多線程仿真器快上一個數(shù)量級的運行時間后才決定選用這款微捷碼軟件。 “我們設(shè)計著許多不同類型的
- 關(guān)鍵字： Magma FineSim PLL ADC/DAC 高速I/O
一種基于DDS和PLL技術(shù)本振源的設(shè)計與實現(xiàn)
- 現(xiàn)代頻率合成技術(shù)正朝著高性能、小型化的方向發(fā)展，應用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設(shè)計的本振源的實現(xiàn)方案，重點闡述了系統(tǒng)的硬件實現(xiàn)，包括系統(tǒng)原理、主要電路單元設(shè)計等，并且對系統(tǒng)的相位噪聲和雜散性能做了簡要分析，最后給出了系統(tǒng)測試結(jié)果。
- 關(guān)鍵字： DDS PLL
IDT 推出 Versacloc 計時器件新產(chǎn)品系列
- 致力于豐富數(shù)字媒體體驗、提供領(lǐng)先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時器件的最新產(chǎn)品系列。VersaClock III 器件是專為高性能消費、電信、網(wǎng)絡和數(shù)據(jù)通信應用設(shè)計的可編程時鐘發(fā)生器，可以更經(jīng)濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節(jié)省占板空間和保持功效非常關(guān)鍵，因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統(tǒng)能夠整合成更少的
- 關(guān)鍵字： IDT VersaClock 可編程時鐘發(fā)生器 PLL
泰科電子推出Multi-Beam XLE連接器
- 全球全球領(lǐng)先的電子組件供應商泰科電子近日宣布推出全新MULTI-BEAM XLE連接器產(chǎn)品。作為泰科電子備受市場認可的MULTI-BEAM XL配電連接器的增強版，新產(chǎn)品的負載電流較標準型MULTI-BEAM XL配電連接器提升20%以上，而耐用度更是其他同類產(chǎn)品的兩倍之多。原有MULTI-BEAM XL產(chǎn)品負載電流為35安培，而新型連接器的每個觸點可負載高達50安培的電流。MULTI-BEAM XLE的觸點設(shè)計采用直角型垂直PCB插頭，以及線纜基座式插頭。此外，此款新型連接器還可提供20安培&ldq
- 關(guān)鍵字： 泰科 連接器 MULTI-BEAM XL
multi-pll介紹
您好，目前還沒有人創(chuàng)建詞條multi-pll!
歡迎您創(chuàng)建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。 創(chuàng)建詞條
multi-pll電路
multi-pll相關(guān)帖子
multi-pll資料下載
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473