mda-eda 文章進(jìn)入mda-eda技術(shù)社區(qū)

芯片高速仿真的創(chuàng)新

　　目前IC設(shè)計(jì)中，軟件工作量越來越大(圖1)，在65nm設(shè)計(jì)成本統(tǒng)計(jì)中，軟件已占50%，驗(yàn)證占30%，其他還有樣機(jī)、確認(rèn)(Validation)、物理、架構(gòu)。隨著工藝節(jié)點(diǎn)向45nm、32nm、22nm發(fā)展，軟件的比例將超過50%，同時(shí)驗(yàn)證工作量將維持30%左右?？梢姡捎谲浖脑鲩L將使軟硬件協(xié)同仿真成為一個(gè)重要環(huán)節(jié)。當(dāng)前，CPU、圖形、無線、DTV/STB、數(shù)碼相機(jī)/攝像機(jī)、多功能打印機(jī)等芯片需要軟硬件協(xié)同仿真。　　在Gary Smith EDA公司《2009年RTL市場趨勢分析報(bào)告》中指出，E
關(guān)鍵字： IC設(shè)計(jì) EDA 65nm 201001

IC測試的創(chuàng)新

　　EDA工具加速IC測試　　隨著IC制程節(jié)點(diǎn)從90nm向65nm和45nm延伸，需要測試的數(shù)據(jù)量會(huì)激增，相應(yīng)地會(huì)帶來測試成本的提高(圖1)。例如，從90nm到65nm時(shí)，由于增加了門數(shù)，傳統(tǒng)的測試量急劇增加;同時(shí)，在速(at-speed)測試也成倍增加，這是由于時(shí)序和信號完整性的敏感需求;到了45nm時(shí)代，在前兩者的基礎(chǔ)上，又增加了探測新缺陷的測試。　　為了提高測試效率，對測試數(shù)據(jù)的壓縮持續(xù)增長。據(jù)ITRS(國際半導(dǎo)體技術(shù)發(fā)展路線圖)預(yù)測(圖2)，2010年的壓縮需求比2009年翻番。
關(guān)鍵字： EDA IC測試 65nm 45nm 201001

Altium任命沈宇豪為大中國區(qū)首席執(zhí)行官

　　Altium日前宣布任命沈宇豪為大中國區(qū)的地區(qū)首席執(zhí)行官(Regional CEO)。同時(shí)，大中國區(qū)從銷售區(qū)域提升為地區(qū)性業(yè)務(wù)部門。　　Altium大中國區(qū)先前是一個(gè)銷售與支持機(jī)構(gòu)，現(xiàn)在將隨總部設(shè)在澳大利亞的Altium公司一同發(fā)展，以幫助世界各地的電子設(shè)計(jì)人員設(shè)計(jì)新一代電子產(chǎn)品。　　“過去12個(gè)月的嚴(yán)峻經(jīng)濟(jì)形勢所帶來的一個(gè)結(jié)果是世界經(jīng)濟(jì)重心的轉(zhuǎn)移，而且轉(zhuǎn)移的方向持續(xù)指向中國。” Altium首席執(zhí)行官Nick Martin表示，“中國電子設(shè)計(jì)行業(yè)繼續(xù)朝著推
關(guān)鍵字： Altium EDA

利用EDA工具提高系統(tǒng)級芯片測試的效率

高度復(fù)雜的SoC設(shè)計(jì)正面臨著高可靠性、高質(zhì)量、低成本以及更短的產(chǎn)品上市周期等日益嚴(yán)峻的挑戰(zhàn)?？蓽y性設(shè)計(jì)通過提高電路的可測試性，從而保證芯片的高質(zhì)量生產(chǎn)和制造。借助于EDA技術(shù)，可以實(shí)現(xiàn)可測試性設(shè)計(jì)的自動(dòng)化，
關(guān)鍵字： EDA 系統(tǒng)級芯片測試效率

北京：重點(diǎn)轉(zhuǎn)向幫助IC設(shè)計(jì)企業(yè)做強(qiáng)做大

　　北京ICC(集成電路設(shè)計(jì)園)在運(yùn)作模式上有其特殊之處。國內(nèi)其他地區(qū)的ICC大多是事業(yè)單位，而北京集成電路設(shè)計(jì)園是一家企業(yè)，所以公司在給北京地區(qū)的IC設(shè)計(jì)企業(yè)提供公益性的技術(shù)服務(wù)的同時(shí)還可以租賃優(yōu)良的地產(chǎn)，自身具有一定的造血機(jī)能，因此在為行業(yè)服務(wù)時(shí)既有較大的靈活性，同時(shí)本身抵抗風(fēng)險(xiǎn)的能力也更強(qiáng)。　　市場化運(yùn)作模式更貼近客戶　　從北京集成電路設(shè)計(jì)園的收入組成來看，我們提供給企業(yè)的EDA(電子設(shè)計(jì)自動(dòng)化)五金|工具、MPW(多項(xiàng)目晶圓)、IP和測試等服務(wù)是我們收入來源的一部分，但這部分收入所占的比重
關(guān)鍵字： EDA IC設(shè)計(jì)

數(shù)字電子技術(shù)與EDA技術(shù)相結(jié)合的探討

針對目前電子信息工程專業(yè)《數(shù)字電子技術(shù)》課程和《EDA技術(shù)》課程相結(jié)合的研究比較少的現(xiàn)狀，對兩課程相結(jié)合的益處進(jìn)行了探討。通過介紹常用的EDA軟件Max+PlusⅡ，結(jié)合例子，通過仿真分析得出EDA技術(shù)與數(shù)字電子技術(shù)相結(jié)合具有如下三點(diǎn)益處：實(shí)現(xiàn)硬件電路設(shè)計(jì)軟件化，分析疑難電路現(xiàn)象，實(shí)現(xiàn)“開放”的數(shù)字電路實(shí)驗(yàn)室。通過將兩課程相結(jié)合，可以使教師對理論知識的講解更透徹，使學(xué)生有更多的機(jī)會(huì)設(shè)計(jì)并驗(yàn)證電路，對“教”與“學(xué)”都具有積極作用。
關(guān)鍵字： EDA 數(shù)字電子技術(shù)

基于EDA的嵌入式系統(tǒng)軟硬件劃分方法

1 引言　　嵌入式系統(tǒng)是由一個(gè)或若干個(gè)微處理器、ASICs、存儲(chǔ)器和總線構(gòu)成的，在一定時(shí)間內(nèi)響應(yīng)輸人的系統(tǒng)。傳統(tǒng)的嵌入式系統(tǒng)的設(shè)計(jì)方法將硬件和軟件劃分為兩個(gè)獨(dú)立的部分，由硬件工程師和軟件工程師按照擬定的設(shè)計(jì)
關(guān)鍵字： EDA 嵌入式系統(tǒng) 方法軟硬件

數(shù)字電子系統(tǒng)的EDA設(shè)計(jì)方法研究

0 引言
隨著計(jì)算機(jī)與微電子技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化EDA領(lǐng)域已成為電子技術(shù)發(fā)展的主體，數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動(dòng)該潮流發(fā)展的引擎，就是日趨進(jìn)步和完善的CPLD
關(guān)鍵字： EDA 數(shù)字電子設(shè)計(jì)方法系統(tǒng)

Synphony：IC設(shè)計(jì)因此而改變

　　假如IC設(shè)計(jì)的速度能夠加快數(shù)倍，那么擁有各種復(fù)雜功能的各類電子產(chǎn)品將再次改變我們的生活。　　IC設(shè)計(jì)中設(shè)計(jì)與驗(yàn)證的流程通常需要數(shù)月甚至數(shù)年，其中的人工重新編碼的過程費(fèi)時(shí)且容易出錯(cuò)，Synopsys選擇這一環(huán)節(jié)為突破，開發(fā)出了Synphony高層次綜合EDA工具，通過其獨(dú)特的MATLAB語言、基于模型的解決方案，針對ASIC和FPGA芯片設(shè)計(jì)實(shí)現(xiàn)了10倍的設(shè)計(jì)與驗(yàn)證能力。　　據(jù)Synopsys公司總監(jiān)Chris Eddington介紹，Synphony的創(chuàng)意來自被收購的Synplicity公司，
關(guān)鍵字： Synopsys IC設(shè)計(jì) EDA

臺(tái)積電試產(chǎn)腳步不停歇設(shè)備材料廠加碼投資

　　盡管絕大多數(shù)半導(dǎo)體業(yè)者對于景氣抱持保守觀望態(tài)度，然臺(tái)積電仍逆勢加碼先進(jìn)制程，18寸晶圓廠發(fā)展腳步并未放緩，不僅2012年試產(chǎn)18寸晶圓規(guī)畫不變，近期更緊鑼密鼓與國際半導(dǎo)體設(shè)備、材料業(yè)者合作推進(jìn)22奈米制程，吸引包括艾斯摩爾(ASML)、比利時(shí)前瞻研發(fā)中心(IMEC)及陶氏化學(xué)近日均宣示將加碼臺(tái)灣研發(fā)中心投資。　　受到金融風(fēng)暴及全球景氣不明朗影響，業(yè)界一度傳出臺(tái)積電18寸晶圓廠計(jì)畫受阻，包括設(shè)備、材料業(yè)者配合意愿都大幅降低，不過，近期臺(tái)積電仍積極與半導(dǎo)體設(shè)備、材料業(yè)者展開合縱連橫，持續(xù)推動(dòng)18寸晶圓
關(guān)鍵字：臺(tái)積電晶圓半導(dǎo)體設(shè)備 EDA

基于EDA技術(shù)的555單穩(wěn)態(tài)觸發(fā)器設(shè)計(jì)與仿真

1 引言
當(dāng)前電子線路已大量采用計(jì)算機(jī)輔助仿真設(shè)計(jì)，尤其是電子設(shè)計(jì)EDA仿真技術(shù)。EDA仿真軟件中Electronics Workbench仿真設(shè)計(jì)分析軟件是計(jì)算機(jī)數(shù)字電路與邏輯設(shè)計(jì)模擬和仿真的軟件包，是實(shí)用的電子電路在線仿真
關(guān)鍵字： EDA 555 單穩(wěn)態(tài)觸發(fā)器仿真

3大EDA業(yè)者搶搭中國大陸數(shù)百億核高基列車

　　鎖定中國大陸官方端出人民幣數(shù)百億元的核高基計(jì)劃，可望進(jìn)一步大力扶植IC設(shè)計(jì)、IC制造與IC設(shè)備業(yè)者，3大IC自動(dòng)化設(shè)計(jì)平臺(tái)(EDA)業(yè)者無不將此市場大餅當(dāng)成大陸市場的營運(yùn)重點(diǎn)，強(qiáng)化與產(chǎn)、官、學(xué)各界更緊密合作。益華(Cadence)、新思(Synopsys)與明導(dǎo)(Mentor)高層對于掌握核高基商機(jī)無不使出全力，希望搭上這班列車。　　在大陸官方推出的2006~2020年600億元人民幣核高基計(jì)劃，被大陸半導(dǎo)體視為十一五計(jì)劃中的重點(diǎn)環(huán)節(jié)，除了重點(diǎn)扶植IC設(shè)計(jì)、IC制造與IC設(shè)備業(yè)者，在半導(dǎo)體項(xiàng)目中涉
關(guān)鍵字： EDA IC設(shè)計(jì) IC制造

Altium Designer最新版本Summer 09 技術(shù)研討會(huì)

　　(上海站—2009年9月7日/北京站—2009年9月9日/深圳站—2009年9月11日) 　　邀請函　　為適應(yīng)日新月異的電子設(shè)計(jì)技術(shù)，Altium于2009年7月在全球范圍內(nèi)推出最新版本Altium Designer Summer 09 (Protel系列軟件最新版本)。Summer 09的誕生延續(xù)了連續(xù)不斷的新特性和新技術(shù)的應(yīng)用過程。　　為讓廣大Altium用戶更好了解并應(yīng)用Altium Designer最新版本的強(qiáng)大功能，億道電子攜手Altium(中國
關(guān)鍵字： Altium EDA 億道

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

對傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA) 是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路
關(guān)鍵字： FPGA EDA 計(jì)算機(jī)應(yīng)用

利用矢量旋轉(zhuǎn)求解平方根的算法及其FPGA實(shí)現(xiàn)*

本文提出了一種基于矢量旋轉(zhuǎn)求三角函數(shù)進(jìn)而求得任意數(shù)平方根的算法，并用VHDL語言在Altera EP2S60開發(fā)板上加以驗(yàn)證，本算法相比其他傳統(tǒng)開平方算法具有更高的性能。
關(guān)鍵字： VHDL FPGA 三角函數(shù) 開平方矢量旋轉(zhuǎn) EDA 200908