mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長。另外，標(biāo)準(zhǔn)單元ASIC還
關(guān)鍵字： ARM MCU FPGA

　　因應(yīng)MCU成長快速及程序數(shù)據(jù)儲存需要，MCU內(nèi)嵌Flash內(nèi)存設(shè)計(jì)成為主流趨勢，MCU大廠也紛紛以購并或結(jié)盟掌握內(nèi)嵌Flash的相關(guān)IP與制程技術(shù)。本文將探討內(nèi)嵌FlashIP制程技術(shù)，為下一代FlashMCU帶來的技術(shù)變革。　　
關(guān)鍵字： MCU Flash

DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民...
關(guān)鍵字： DDFS DDWS FPGA

隨著SoC設(shè)計(jì)復(fù)雜度的提高，驗(yàn)證所需時(shí)間已經(jīng)占到整個設(shè)計(jì)周期的70%以上，如何減少驗(yàn)證時(shí)間成為一個十分重要...
關(guān)鍵字： GPS 基帶驗(yàn)證系統(tǒng) FPGA SoC

　　繼賽靈思今年年初發(fā)布了與ARM的合作計(jì)劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計(jì)劃，Actel則被模擬/混合信號公司Microsemi收購，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢。針對這些整合趨勢，F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來會如何? 　　
關(guān)鍵字： ARM FPGA MCU

　　英特爾將與臺積電可程序邏輯門陣列(FPGA)客戶Achronix簽訂22納米晶圓代工合約，這是英特爾首度跨足晶圓代工市場，市場解讀英特爾此舉挑戰(zhàn)臺積電晶圓代工龍頭地位意圖已十分明顯。　
關(guān)鍵字：英特爾晶圓代工 FPGA

MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來移動通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越，多載波CDMA技術(shù)則能有效地對抗頻率選擇性衰落，將MIMO技術(shù)與MC-CDMA方案相結(jié)合，構(gòu)成空域復(fù)用MC-CDMA系統(tǒng)，將在很大程度上提高系統(tǒng)的性能和容量,更有效地提高信息傳輸速率,完成基于FPGA的空域復(fù)用 MIMO MC一CDMA系統(tǒng)的基帶信號處理平臺的設(shè)計(jì)與實(shí)現(xiàn)的任務(wù)[1]。本文采用硬件仿真模型模擬MIMO信道的方法，實(shí)現(xiàn)了對系統(tǒng)的聯(lián)合調(diào)試與功能驗(yàn)證，與軟件仿真結(jié)果進(jìn)
關(guān)鍵字： MC-CDMA FPGA 基帶系統(tǒng)

隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展，電子信息技術(shù)越來越快地普及到各行各業(yè)的應(yīng)用中去。傳統(tǒng)的物流信息采集工作方...
關(guān)鍵字： RFID 無線通信 FPGA

　　富士通半導(dǎo)體(上海)有限公司與華南理工大學(xué)近日在華南理工大學(xué)電子與信息學(xué)院逸夫科學(xué)館舉行了聯(lián)合實(shí)驗(yàn)室揭牌儀式。這是自2008年以來，富士通半導(dǎo)體在中國高校投資成立的又一聯(lián)合實(shí)驗(yàn)室，成為富士通半導(dǎo)體大學(xué)計(jì)劃的又一次重要拓展。新聯(lián)合實(shí)驗(yàn)室的建立，將增強(qiáng)富士通半導(dǎo)體與中國高校間的優(yōu)勢互補(bǔ)，有力地促進(jìn)中國半導(dǎo)體人才培養(yǎng)和行業(yè)發(fā)展。　　
關(guān)鍵字：富士通 MCU 大學(xué)

FPGA設(shè)計(jì)中的時(shí)序管理,　當(dāng)FPGA設(shè)計(jì)面臨高級接口的設(shè)計(jì)問題時(shí)，該采取什么辦法來解決呢?美國EMA公司的TimingDesigner軟件可以簡化這些設(shè)計(jì)問題，并提供對幾乎所有接口的預(yù)先精確控制。下問文將向你娓娓道來?！　∫?、摘要　　從簡單SRAM接
關(guān)鍵字：管理時(shí)序設(shè)計(jì) FPGA

O引言協(xié)方差矩陣的計(jì)算是信號處理領(lǐng)域的典型運(yùn)算，是實(shí)現(xiàn)多級嵌套維納濾波器、空間譜估計(jì)、相干源...
關(guān)鍵字： FPGA 協(xié)方差矩陣復(fù)數(shù)浮點(diǎn) FIFO 信號處理

　　日前，全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc.)宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù)，即通過在單個封裝中集成多個 FPGA 芯片，實(shí)現(xiàn)突破性的容量、帶寬和功耗優(yōu)勢，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場應(yīng)用。通過采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù)，賽靈思28nm 7系列FPGA目標(biāo)設(shè)計(jì)平臺所能滿足的的資源需求，是最大單芯片 FPGA 所能達(dá)到的兩倍。這種創(chuàng)新的平臺方法不僅使賽靈思突破了摩爾定律的界限，而且也為電子產(chǎn)品制造商系統(tǒng)的大規(guī)模集成提供了
關(guān)鍵字： Xilinx FPGA 堆疊硅片互聯(lián)技術(shù)

　　26年前賽靈思發(fā)明了可編程邏輯器件，現(xiàn)在，賽靈思的產(chǎn)品已經(jīng)遍布無線基礎(chǔ)設(shè)施當(dāng)中，特別是在國內(nèi)TD-SCDMA的部署中，無處不在。FPGA的一個重要價(jià)值在于為運(yùn)營商快速將產(chǎn)品推向市場提供了時(shí)間保證，并且FPGA的可編程性使其即使在3G網(wǎng)絡(luò)部署完成后，仍然能以低成本進(jìn)行下一代產(chǎn)品升級，提供差異化增值服務(wù)。高度集成帶有并行DSP處理能力的FPGA還可以以極具成本及功耗優(yōu)勢在BBU、RRU、PTN、GPON/EPON，以及40G/100G以太網(wǎng)中取代ASIC/ASSP。　　
關(guān)鍵字： FPGA 3G