在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    
    
    <address id="vxupu"><td id="vxupu"></td></address>

      <pre id="vxupu"><small id="vxupu"></small></pre>
      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
    1. 首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
      EEPW首頁(yè) >> 主題列表 >> iar embedded secure ip

      IP4776CZ38構(gòu)成的HDMI接口技術(shù)

      • 本文介紹了IP4776CZ38主要特性和優(yōu)勢(shì), 功能方框圖, HDMI發(fā)送器和接收器應(yīng)用框圖以及PCB布局方案框圖.NXP公司的IP4776CZ38是全集成的HDMI接口器件,集成了電平轉(zhuǎn)移,ESD和背驅(qū)保護(hù)等功能. IP4776CZ38和HDMI 1.3兼容,每路
      • 關(guān)鍵字: 4776  HDMI  IP  38    

      利用FFT IP Core實(shí)現(xiàn)FFT算法

      • 結(jié)合工程實(shí)踐,介紹了一種利用FFT IP Core實(shí)現(xiàn)FFT的方法,設(shè)計(jì)能同時(shí)對(duì)兩路實(shí)數(shù)序列進(jìn)行256點(diǎn)FFT運(yùn)算,并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求模平方運(yùn)算,且對(duì)數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計(jì)采用低成本的FPGA實(shí)現(xiàn),具有成本低、性能高、
      • 關(guān)鍵字: FFT  Core  IP  算法    

      基于Qt/E的嵌入式GUI的研究及其移植

      • 摘要:圖形用戶界面(GraphicUserInterface,簡(jiǎn)稱GUI)的廣泛流行是當(dāng)今計(jì)算機(jī)技術(shù)的重大成就之一,它極大地方便了...
      • 關(guān)鍵字: Embedded  嵌入式GUI  移植  

      可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl

      • 如果適配器模塊是由NI公司開(kāi)發(fā)的,那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗(yàn)。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開(kāi)發(fā)的,則或許提供定
      • 關(guān)鍵字: FlexRIO  Verilog  VHDL  IP    

      TCP/IP遠(yuǎn)程網(wǎng)絡(luò)步進(jìn)電機(jī)控制器

      基于FPGA的UPFC控制器IP設(shè)計(jì)

      •  0 引言   統(tǒng)一潮流控制器(Unified Power Flow Con-troller,簡(jiǎn)稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動(dòng)的設(shè)備,它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時(shí)又不至于過(guò)負(fù)荷??刂葡到y(tǒng)是UPFC的核
      • 關(guān)鍵字: IP  設(shè)計(jì)  控制器  UPFC  FPGA  基于  

      IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計(jì)探討

      • 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場(chǎng)推動(dòng)的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
      • 關(guān)鍵字: 探討  規(guī)劃設(shè)計(jì)  網(wǎng)絡(luò)  承載  IP  

      基于Nios II處理器的SVPWM IP Core設(shè)計(jì)

      • 摘要 為降低FPGA實(shí)現(xiàn)3電平SVPWM算法的復(fù)雜性,減小SVPWM模塊所占用的資源,文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系,采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實(shí)現(xiàn)了算法的硬件設(shè)計(jì),并封裝成IP核以方便
      • 關(guān)鍵字: SVPWM  Nios  Core  IP    

      基于Nios II步進(jìn)電機(jī)控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

      • 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范,設(shè)計(jì)了一款面向步進(jìn)電機(jī)的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計(jì)的方法,功能符合Avalon總線的讀寫(xiě)傳輸時(shí)序,具有完備的步進(jìn)電機(jī)驅(qū)動(dòng)能力。仿真結(jié)果表明,該IP核具有
      • 關(guān)鍵字: IP  設(shè)計(jì)  實(shí)現(xiàn)  控制器  電機(jī)  Nios  II  步進(jìn)  基于  

      IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計(jì)分析

      • 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場(chǎng)推動(dòng)的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
      • 關(guān)鍵字: 分析  規(guī)劃設(shè)計(jì)  網(wǎng)絡(luò)  承載  IP  

      ATM網(wǎng)絡(luò)與IP兼容技術(shù)介紹

      • ATM可以提供空前的可伸縮性和性價(jià)比,以及對(duì)將來(lái)的實(shí)時(shí)業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系,即LAN和WAN,建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上,因此,ATM的成功及Internet
      • 關(guān)鍵字: 技術(shù)  介紹  兼容  IP  網(wǎng)絡(luò)  ATM  

      基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì)

      • 基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì),1 引言   文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計(jì)專(zhuān)用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計(jì)方式。一
      • 關(guān)鍵字: FSPLCSOC  模塊  設(shè)計(jì)  微處理器  技術(shù)  IP  復(fù)用  SOC  基于  

      MCU&USB設(shè)備控制器IP核的設(shè)計(jì)

      • MCUUSB設(shè)備控制器IP核的設(shè)計(jì),摘要:用硬件描述語(yǔ)言verilog HDL設(shè)計(jì)實(shí)現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡(jiǎn)要介紹了設(shè)計(jì)的背景,重點(diǎn)對(duì)自主研發(fā)的將MCUUSB控制器集成于一個(gè)芯片的設(shè)計(jì)和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗(yàn)
      • 關(guān)鍵字: 設(shè)計(jì)  IP  控制器  設(shè)備  MCU&USB  

      嵌入式微處理器IP core設(shè)計(jì)與分析

      • 嵌入式微處理器IP core設(shè)計(jì)與分析,摘要:本文在對(duì)傳統(tǒng)微控制器進(jìn)行系統(tǒng)分析的基礎(chǔ)上,提出了一種較好的改進(jìn)設(shè)計(jì)方法?;乇芰藗鹘y(tǒng)微控制器基于累加器的ALU結(jié)構(gòu)及算術(shù)邏輯指令:并在指令執(zhí)行時(shí)序上盡量減少指令執(zhí)行所需的時(shí)鐘周期。通過(guò)仿真驗(yàn)證證明該設(shè)
      • 關(guān)鍵字: 設(shè)計(jì)  分析  core  IP  微處理器  嵌入式  

      基于嵌入式Linux的TFT LCD IP及驅(qū)動(dòng)的設(shè)計(jì)

      • 系統(tǒng)總體設(shè)計(jì)方案本系統(tǒng)的總體設(shè)計(jì)框圖如圖1所示。
        圖1 系統(tǒng)框圖

        Nios II處理器在SDRAM中開(kāi)辟幀緩沖(Frame buffer),可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640times;480times;2Byt
      • 關(guān)鍵字: IP  驅(qū)動(dòng)  設(shè)計(jì)  LCD  TFT  嵌入式  Linux  基于  
      共1030條 35/69 |‹ « 33 34 35 36 37 38 39 40 41 42 » ›|

      iar embedded secure ip介紹

      您好,目前還沒(méi)有人創(chuàng)建詞條iar embedded secure ip!
      歡迎您創(chuàng)建該詞條,闡述對(duì)iar embedded secure ip的理解,并與今后在此搜索iar embedded secure ip的朋友們分享。    創(chuàng)建詞條

      熱門(mén)主題

      樹(shù)莓派    linux   
      關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
      Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
      《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
      備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
      ×

      “芯”朋友见面大会
      珠海|11.14|泰克“芯”朋友见面大会珠海站|泰克带您从测试角度看半导体的整条产业链,快来报名抢位吧>>