fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

詳解常見差分信號(hào)PCB布局的三大誤區(qū)

詳解常見差分信號(hào)PCB布局的三大誤區(qū)-認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。雖然差分電路對(duì)于類似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。
關(guān)鍵字：差分信號(hào) PCB

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
關(guān)鍵字： FPGA 數(shù)字電路 HDL語(yǔ)言

使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線通信或者進(jìn)行信號(hào)處理時(shí)，一般按照這樣的步驟進(jìn)行
關(guān)鍵字： FPGA Matlab仿真 SignalTapII

FPGA專家教您如何在FPGA設(shè)計(jì)中使用HLS-Luke Miller并非一開始就是HLS（高層次綜合）的倡導(dǎo)者。在使用早期的工具版本的時(shí)候，他似乎有過(guò)一些糟糕的經(jīng)歷。
關(guān)鍵字： FPGA HLS

PCB板尋找故障調(diào)試的常用三種方法-對(duì)于一個(gè)新設(shè)計(jì)的電路板，調(diào)試起來(lái)往往會(huì)遇到一些困難，特別是當(dāng)板比較大、元件比較多時(shí)，對(duì)于剛拿回來(lái)的新pcb板，我們首先要大概觀察一下，板上是否存在問(wèn)題，例如是否有明顯的裂痕，有無(wú)短路、開路等現(xiàn)象。
關(guān)鍵字： pcb 電路板

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行-由NSF資助的一個(gè)研究項(xiàng)目，目前正在研究如何使用RDMA高性能連接器將深度學(xué)習(xí)算法在FPGA和跨系統(tǒng)之間運(yùn)行；另一個(gè)由Andrew Ng和兩個(gè)超算專家牽頭的項(xiàng)目，則希望把模型放在超級(jí)計(jì)算機(jī)上，給它們一個(gè)Python接口。
關(guān)鍵字： FPGA 深度學(xué)習(xí) 人工智能

不可錯(cuò)過(guò)的400Gbps以太網(wǎng)演示-在那里，毫無(wú)疑問(wèn)你會(huì)駐足在賽靈思展位前（# 23）觀看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評(píng)估板VCU109的Spirent 400G以太網(wǎng)測(cè)試系統(tǒng)，該系統(tǒng)連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：賽靈思 FPGA 光模塊

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開發(fā)并行計(jì)算機(jī)體系架構(gòu)”。
關(guān)鍵字： FPGA RISC處理器

基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁(yè)上發(fā)布了一則關(guān)于 Corsa Technology簡(jiǎn)短博客信息，提到Corsa公司制作了一對(duì)基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎。Ferro同時(shí)簡(jiǎn)單討論了此引擎是否適用于WANs網(wǎng)絡(luò)。
關(guān)鍵字： SDN FPGA WAN

PCB布局時(shí)去耦電容擺放經(jīng)驗(yàn)分享-對(duì)于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠(yuǎn)，最外層放置容值最大的。但是，所有對(duì)該芯片去耦的電容都盡量靠近芯片。
關(guān)鍵字： PCB 去耦電容

嵌入式視覺系統(tǒng)的構(gòu)建模塊-在本文中我們將會(huì)介紹嵌入式視覺系統(tǒng)的高級(jí)元素；如何簡(jiǎn)便快捷地使用軟件 API 和 IP 庫(kù)構(gòu)建嵌入式視覺系統(tǒng)，如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
關(guān)鍵字： FPGA 嵌入式

片內(nèi)時(shí)鐘的組合思路和設(shè)計(jì)技巧-我們都知道，當(dāng)奇數(shù)個(gè)反相器串聯(lián)在一起，并且把最后一級(jí)的輸出反饋給第一級(jí)的輸入時(shí)，在邏輯上會(huì)產(chǎn)生震蕩，這樣的電路結(jié)構(gòu)通常被稱為Ring OSC。
關(guān)鍵字： FPGA RingOSC 片內(nèi)時(shí)鐘

細(xì)述PCB板布局布線基本規(guī)則-PCB又被稱為印刷電路板（Printed Circuit Board），它可以實(shí)現(xiàn)電子元器件間的線路連接和功能實(shí)現(xiàn)，也是電源電路設(shè)計(jì)中重要的組成部分。今天就將以本文來(lái)介紹PCB板布局布線的基本規(guī)則。
關(guān)鍵字： pcb

DTU產(chǎn)品在橋隧監(jiān)測(cè)系統(tǒng)中的應(yīng)用-橋梁的應(yīng)變監(jiān)測(cè)系統(tǒng)中主要的部分就是橋梁應(yīng)力信號(hào)的采集控制，通過(guò)對(duì)橋梁結(jié)構(gòu)的應(yīng)力監(jiān)測(cè)系統(tǒng)特點(diǎn)進(jìn)行詳細(xì)分析基礎(chǔ)上，，將FPGA嵌入式技術(shù)和無(wú)線網(wǎng)絡(luò)技術(shù)相結(jié)合，橋梁應(yīng)力采集模塊實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)采集以及A/D轉(zhuǎn)換，應(yīng)力數(shù)據(jù)經(jīng)串口到GPRS DTU，然后轉(zhuǎn)換為TCP/IP數(shù)據(jù)包，使用GPRSDTU通過(guò)GPRS 網(wǎng)絡(luò)傳送至Internet再發(fā)送數(shù)據(jù)到遠(yuǎn)端的Web服務(wù)器，從而實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程檢測(cè)監(jiān)控。
關(guān)鍵字： DTU產(chǎn)品監(jiān)測(cè)系統(tǒng) FPGA 嵌入式技術(shù)