fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于PCIe+X86系統(tǒng)的毫米波信號(hào)實(shí)時(shí)處理研究及FPGA實(shí)現(xiàn)*

為了滿足毫米波5G信號(hào)采集傳輸控制系統(tǒng)中對(duì)前端射頻芯片的控制以及5G數(shù)據(jù)到上位機(jī)的高速傳輸?shù)男枨?，設(shè)計(jì)了一套基于FPGA的高速采集系統(tǒng)。實(shí)現(xiàn)了基帶數(shù)據(jù)的高速傳輸，測試結(jié)果驗(yàn)證了設(shè)計(jì)方案的可行性。該系統(tǒng)可允許用戶通過PCIe總線訪問FPGA中的用戶配置寄存器，同時(shí)該系統(tǒng)可對(duì)前端射頻產(chǎn)生的不高于4 GB/s的連續(xù)或非連續(xù)上行數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，同時(shí)可以將上位機(jī)中的下行數(shù)據(jù)以不少于4 GB/s的速率寫入FPGA側(cè)的DDR4。
關(guān)鍵字： 202305 5G NR 毫米波 PCIe FPGA X86

用于多時(shí)鐘域 SoC 和 FPGA 的同步器技術(shù)

通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK_B 時(shí)鐘的一個(gè)時(shí)鐘周期期間，輸出 B1-q 可能穩(wěn)定到某個(gè)穩(wěn)定值。常規(guī)二觸發(fā)器同步器通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK
關(guān)鍵字： SoC FPGA

英特爾發(fā)布首款支持PCIe 5.0和CXL功能的Agilex 7 FPGA R-Tile

英特爾可編程解決方案事業(yè)部今日宣布，符合量產(chǎn)要求的英特爾Agilex? 7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。英特爾公司副總裁兼可編程解決方案事業(yè)部總經(jīng)理Shannon Poulin表示："客戶需要尖端技術(shù)提供所需的可擴(kuò)展性和定制化服務(wù)，這不僅可以有效地管理當(dāng)前的工作負(fù)載，同時(shí)能夠隨著其需求變化來調(diào)整功能。英特爾Agilex產(chǎn)品以客戶所需的速度、功耗和功能支持可編程創(chuàng)新，
關(guān)鍵字：英特爾 PCIe 5.0 CXL功能 Agilex 7 FPGA

可能毀掉您設(shè)計(jì)的 PCB 布局樣式錯(cuò)誤

現(xiàn)代 PCB 布局軟件允許工程師、設(shè)計(jì)師和愛好者快速輕松地設(shè)計(jì) PCB。該軟件提供了創(chuàng)造性的自由，但有時(shí)這并不是一件好事。PCB 設(shè)計(jì)人員可能會(huì)犯草率的設(shè)計(jì)錯(cuò)誤，這些錯(cuò)誤不會(huì)影響產(chǎn)品的功能，但可能會(huì)影響裝配、調(diào)試和產(chǎn)量，因?yàn)檫@些草率的錯(cuò)誤會(huì)造成混亂。本文介紹了一些基本的草率 PCB 設(shè)計(jì)風(fēng)格錯(cuò)誤以及如何避免這些錯(cuò)誤。現(xiàn)代 PCB 布局軟件允許工程師、設(shè)計(jì)師和愛好者快速輕松地設(shè)計(jì) PCB。該軟件提供了創(chuàng)造性的自由，但有時(shí)這并不是一件好事。PCB 設(shè)計(jì)人員可能會(huì)犯草率的設(shè)計(jì)錯(cuò)誤，這些錯(cuò)誤不會(huì)影響產(chǎn)品的功能，但
關(guān)鍵字： PCB

耀宇視芯選擇萊迪思FPGA實(shí)現(xiàn)AR/VR參考設(shè)計(jì)

中國上海——2023年4月27日——萊迪思半導(dǎo)體公司（NASDAQ：LSCC），低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布萊迪思CrossLink-NX? FPGA將為南京耀宇視芯科技有限公司（Metasolution）最新的增強(qiáng)現(xiàn)實(shí)（AR）和虛擬現(xiàn)實(shí)（VR）參考設(shè)計(jì)提供支持。耀宇視芯是一家領(lǐng)先的同步定位和地圖構(gòu)建（SLAM）算法和芯片的供應(yīng)商，專注于AR/VR硬件和軟件解決方案，為AR/VR頭顯應(yīng)用提供一整套六自由度（6DoF）模型。耀宇視芯總監(jiān)姜愛鵬先生表示：“隨著AR/VR的新應(yīng)用不斷涌現(xiàn)，
關(guān)鍵字：耀宇視芯萊迪思 FPGA AR/VR

PCB業(yè)拚能源轉(zhuǎn)型 TPCA：產(chǎn)官學(xué)合作不可少

中國臺(tái)灣電路板協(xié)會(huì)（TPCA）理事長李長明18日出席「打造凈零時(shí)代競爭力」論壇提到，凈零碳排是愿景也是個(gè)龐大的工程，需要政府、企業(yè)、民間通力合作，盼建構(gòu)更多元化再生能源與交易平臺(tái)，透過能源轉(zhuǎn)型帶動(dòng)PCB產(chǎn)業(yè)低碳轉(zhuǎn)型。李長明表示，根據(jù)碳盤查的結(jié)果，中國臺(tái)灣PCB產(chǎn)業(yè)占中國臺(tái)灣整體碳排的1.2％，并非碳排大戶，但PCB產(chǎn)業(yè)仍積極響應(yīng)減碳，不只是因應(yīng)政策法規(guī)的要求，更重要的是客戶已提出具體的要求，以及來自競爭對(duì)手的壓力，像中國臺(tái)灣PCB廠有許多知名的品牌客戶提出2030年到2040年的具體凈零要求。李長明分析
關(guān)鍵字： PCB 能源轉(zhuǎn)型 TPCA

e絡(luò)盟社區(qū)開展第三期“可編程之路”培訓(xùn)活動(dòng)

中國上海，2023年4月17日 – 安富利旗下全球電子元器件產(chǎn)品與解決方案分銷商e絡(luò)盟通過其在線社區(qū)與AMD聯(lián)合開展第三期“可編程之路”免費(fèi)培訓(xùn)項(xiàng)目。所有入圍學(xué)員都將獲贈(zèng)一套FPGA SoC開發(fā)套件，可用于完成設(shè)計(jì)項(xiàng)目開發(fā)任務(wù)，并有機(jī)會(huì)贏取價(jià)值4000美元的獎(jiǎng)品。 “可編程之路”是由e絡(luò)盟社區(qū)推出的FPGA片上系統(tǒng)（SoC）系列培訓(xùn)項(xiàng)目。首期“可編程之路”活動(dòng)于2018年舉行，重點(diǎn)關(guān)注可編程邏輯器件（PLD），活動(dòng)圍繞基于AMD Zynq-7000 SoC的AVNET MiniZed開發(fā)板應(yīng)用展
關(guān)鍵字： e絡(luò)盟社區(qū) 可編程之路 AMD FPGA FPGA SoC

PCB 產(chǎn)業(yè) 2023 年陷入衰退，IC 載板成長率先降后升

PCB 企業(yè)正處在發(fā)展成為百億規(guī)模的高速成長期，未來潛力巨大。
關(guān)鍵字： PCB

Cadence 推出 Allegro X AI，旨在加速 PCB 設(shè)計(jì)流程，可將周轉(zhuǎn)時(shí)間縮短 10 倍以上

中國上海，2023 年 4 月 7 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence? Allegro? X AI technology，這是 Cadence 新一代系統(tǒng)設(shè)計(jì)技術(shù)，在性能和自動(dòng)化方面實(shí)現(xiàn)了革命性的提升。這款 AI 新產(chǎn)品依托于 Allegro X Design Platform 平臺(tái)，可顯著節(jié)省 PCB 設(shè)計(jì)時(shí)間，與手動(dòng)設(shè)計(jì)電路板相比，在不犧牲甚至有可能提高質(zhì)量的前提下，將布局布線（P&R）任務(wù)用時(shí)從數(shù)天縮短至幾分鐘。?
關(guān)鍵字： Cadence Allegro PCB

散熱性能優(yōu)化的車載雙層板PCB設(shè)計(jì)，符合CISPR25 Class 5 規(guī)范

汽車電子供應(yīng)商在爭相提供自動(dòng)化、互聯(lián)化和電氣化解決方案的競賽中面臨不斷增長的成本壓力。而采用雙層PCB設(shè)計(jì)是降低成本的一種有效方法。但雙層PCB需要十分謹(jǐn)慎的設(shè)計(jì)，因?yàn)槠渖崽匦圆患?，有可能?dǎo)致性能的降級(jí)。在本文中，汽車專家將以MPS的MPQ4323-AEC1 為例給出實(shí)用建議，說明如何微調(diào)雙層PCB的電路和布局設(shè)計(jì)，以實(shí)現(xiàn)最佳散熱特性，同時(shí)符合CISPR25 5類標(biāo)準(zhǔn)。采用雙層PCB布局PCB的層數(shù)取決于PCB空間、組件數(shù)量以及計(jì)劃投入的生產(chǎn)成本。硬件設(shè)計(jì)師通常只有兩層電路板可用。在汽車用雙層PCB設(shè)計(jì)
關(guān)鍵字： MPS PCB CISPR25

ARM+FPGA開發(fā)板的強(qiáng)勁圖形系統(tǒng)體驗(yàn)——米爾基于NXP i.MX 8M Mini+Artix-7開發(fā)板

本篇測評(píng)由優(yōu)秀測評(píng)者“qinyunti”提供。01 ARM+FPGA異核架構(gòu)開發(fā)板簡單介紹MYD-JX8MMA7的這款A(yù)RM+FPGA異核架構(gòu)開發(fā)板，擁有2個(gè)GPU核，一個(gè)用來做3D數(shù)據(jù)處理，另一個(gè)用來做2D和 3D加速。3D GPU核支持：●? ?OpenGL ES 1.1，2.0●? ?Open VG 1.1●? ?2D GPU核支持●? ?多圖層混合基于ARM+FPGA異核架構(gòu)開發(fā)板MYD-JX8MMA7，具備非常強(qiáng)的
關(guān)鍵字： NXP Xilinx i.MX 8M Mini Artix-7 ARM+FPGA 圖像處理異構(gòu)處理器

應(yīng)對(duì)中端FPGA市場的挑戰(zhàn)

在當(dāng)今競爭激烈的技術(shù)行業(yè)中，成敗的關(guān)鍵可能就在于能否率先上市。然而，快速上市也帶來了挑戰(zhàn)，尤其是系統(tǒng)和應(yīng)用設(shè)計(jì)方面的挑戰(zhàn)。隨著人工智能、網(wǎng)絡(luò)邊緣計(jì)算和自動(dòng)化的日益發(fā)展以及網(wǎng)絡(luò)安全威脅的激增，設(shè)計(jì)師現(xiàn)在比以往任何時(shí)候都更需要在整個(gè)開發(fā)周期中自由更改和微調(diào)他們的設(shè)計(jì)。系統(tǒng)架構(gòu)師為其設(shè)計(jì)選擇的組件在開發(fā)和推出最終產(chǎn)品的速度方面發(fā)揮著越來越重要的作用，尤其是在選擇不同類型的處理器時(shí)。以前產(chǎn)品的上市周期較長，設(shè)計(jì)人員經(jīng)常使用ASIC組件。然而，這類處理器成本高，功能固定，難以跟上當(dāng)今快速變化的技術(shù)格局。相比之下，F(xiàn)
關(guān)鍵字： FPGA 中端FPGA 萊迪思

使用數(shù)字電源模塊為 FPGA 供電

為 FPGA 提供負(fù)載點(diǎn) (POL) 電源的電壓輸入軌的激增使電源設(shè)計(jì)更具挑戰(zhàn)性。因此，封裝電源模塊在電信、云計(jì)算和工業(yè)設(shè)備中的使用越來越多，因?yàn)樗鼈冏鳛楠?dú)立的電源管理系統(tǒng)運(yùn)行。它們比分立式解決方案更易于使用，并且對(duì)于經(jīng)驗(yàn)豐富的和新手電源設(shè)計(jì)人員來說都可以加快上市時(shí)間。模塊包括所有主要組件——PWM 控制器、FET、電感器和補(bǔ)償電路——只有創(chuàng)建整個(gè)電源所需的輸入電容器和輸出電容器。為 FPGA 提供負(fù)載點(diǎn) (POL) 電源的電壓輸入軌的激增使電源設(shè)計(jì)更具挑戰(zhàn)性。因此，封裝電源模塊在電信、云計(jì)算和工業(yè)設(shè)備中
關(guān)鍵字：數(shù)字電源，F(xiàn)PGA

PCB無處“安放”？幾個(gè)工業(yè)PCB互連技能點(diǎn)，幫你解決！

眾所周知，PCB板設(shè)計(jì)是電子設(shè)計(jì)工程師必須具備的一項(xiàng)基本功，也是檢驗(yàn)硬件工程師技術(shù)實(shí)力的試金石。不過，如果你希望在“畫板子”這種板級(jí)設(shè)計(jì)之外，還能夠向電子產(chǎn)品的系統(tǒng)級(jí)設(shè)計(jì)進(jìn)階，那么PCB之間的互連設(shè)計(jì)，就成了一個(gè)必須掌握的技能點(diǎn)。之所以要考慮PCB之間的互連，原因很好理解：如今電子系統(tǒng)日趨復(fù)雜，再考慮到系統(tǒng)擴(kuò)展性的要求，想要將所有功能在一塊大PCB上實(shí)現(xiàn)顯然是不可能的，因此就需要化整為零，將不同的功能放在不同的PCB上來實(shí)現(xiàn)，再將這些“小”PCB相互連接起來構(gòu)建完整的大系統(tǒng)。但是這說起來容易，在實(shí)戰(zhàn)中，如
關(guān)鍵字： Mouser PCB