fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于京微雅格低功耗FPGA的8b/10b SERDES的接口設(shè)計(jì)

　　摘要　　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES (串化器/ 解串器)所取代。起初， SERDES 是獨(dú)立的ASSP 或ASIC 器件。在過去幾年中已經(jīng)看到有內(nèi)置SERDES 的FPGA 器件系列，但多見于高端FPGA芯片中，而且價(jià)格昂貴。　　本方案是以CME最新的低功耗系列FPGA的HR03為平臺，實(shí)現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過完全數(shù)字化的方法實(shí)現(xiàn)SERDES的CD
關(guān)鍵字：京微雅格 FPGA

零基礎(chǔ)學(xué)FPGA（十一）一步一腳印之基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)全流程及常見錯(cuò)誤詳解

　　記得在上幾篇博客中，有幾名網(wǎng)友提出要加進(jìn)去錯(cuò)誤分析這一部分，那我們就從今天這篇文章開始加進(jìn)去我在消化這段代碼的過程中遇到的迷惑，與大家分享。　　今天要寫的是一段基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)，之前也寫過串口發(fā)送的電路，這次寫的與上次的有幾分類似。這段代碼也是我看過別人寫過的之后，消化一下再根據(jù)自己的理解寫出來的，下面是我寫這段代碼的全部流程和思路，希望對剛開始接觸的朋友來說有一點(diǎn)點(diǎn)的幫助，也希望有經(jīng)驗(yàn)的朋友給予寶貴的建議。　　首先來解釋一下FIFO的含義，F(xiàn)IFO就是First Input Fi
關(guān)鍵字： FPGA FIFO

美高森美發(fā)布領(lǐng)先的FPGA新產(chǎn)品概覽

　　1. 超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA 　　美高森美的超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA器件，無論在器件、設(shè)計(jì)和系統(tǒng)層次上的安全特性都比其他領(lǐng)先FPGA制造商更先進(jìn)。新的數(shù)據(jù)安全特性現(xiàn)已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分，可讓開發(fā)人員充分利用器件本身所具有的同級別器件中的最低功耗,高可靠性和最佳安全技術(shù)，以期構(gòu)建高度差
關(guān)鍵字：美高森美 SmartFusion2 FPGA

PCB設(shè)計(jì)：如何減少錯(cuò)誤并提高效率

　　電路板設(shè)計(jì)是一項(xiàng)關(guān)鍵而又耗時(shí)的任務(wù)，出現(xiàn)任何問題都需要工程師逐個(gè)網(wǎng)絡(luò)逐個(gè)元件地檢查整個(gè)設(shè)計(jì)?？梢哉f電路板設(shè)計(jì)要求的細(xì)心程度不亞于芯片設(shè)計(jì)。　　典型的電路板設(shè)計(jì)流程由以下步驟組成：　　　　前面三個(gè)步驟花的時(shí)間最多，因?yàn)樵韴D檢查是一個(gè)手工過程。想像一個(gè)具有1000條甚至更多連線的SoC電路板。人工檢查每一根連線是冗長乏味的一項(xiàng)任務(wù)。事實(shí)上，檢查每根連線幾乎是不可能的，因而會導(dǎo)致最終電路板出問題，比如錯(cuò)誤的連線、懸浮節(jié)點(diǎn)等。　　原理圖捕獲階段一般會面臨以下幾類問題：
關(guān)鍵字： PCB 電路板

電路板原理—就是這么任性

　　導(dǎo)讀：電路板相信大家都不陌生了，但是電路板原理你知道嗎?不知道的就快來看一下，豐富自己的知識庫吧~~~ 1.電路板原理—簡介　　電路板(Printed Circuit Board，簡稱PCB)，又稱線路板、PCB板、鋁基板、高頻板、超薄線路板、超薄電路板、印刷(銅刻蝕技術(shù))電路板等，是重要的電子部件，是電子元件的支撐體，是電子元器件線路連接的提供者。傳統(tǒng)的電路板，采用印刷蝕刻阻劑的工法，做出電路的線路及圖面，因此被稱為印刷電路板或印刷線路板。由于電子產(chǎn)品不斷微小化跟精細(xì)化，目前大多數(shù)
關(guān)鍵字：電路板 PCB 電路板原理

FPGA時(shí)序約束的6種方法

　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

從硬件角度討論FPGA開發(fā)框架

　　FPGA采用了邏輯單元陣列概念，內(nèi)部包括可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個(gè)部分。每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。　　長久以來新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。　　鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開發(fā)流程來處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行費(fèi)時(shí)費(fèi)錢的設(shè)計(jì)修改，而且該缺陷還可能對項(xiàng)目進(jìn)度計(jì)劃、成本和質(zhì)量造成災(zāi)
關(guān)鍵字： FPGA

【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

　　按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程，第一個(gè)歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個(gè)例程：流水燈，一切美好的開始。　　本章將會在設(shè)計(jì)代碼的同時(shí)，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。　　一、Step By Step 建立第一個(gè)工程　　(1)建立第一個(gè)工程，F(xiàn)ile-New-New
關(guān)鍵字： FPGA Quartus II

基于FPGA的跨時(shí)鐘域信號處理——MCU

　　說到異步時(shí)鐘域的信號處理，想必是一個(gè)FPGA設(shè)計(jì)中很關(guān)鍵的技術(shù)，也是令很多工程師對FPGA望而卻步的原因。但是異步信號的處理真的有那么神秘嗎?那么就讓特權(quán)同學(xué)和你一起慢慢解開這些所謂的難點(diǎn)問題，不過請注意，今后的這些關(guān)于異步信號處理的文章里將會重點(diǎn)從工程實(shí)踐的角度出發(fā)，以一些特權(quán)同學(xué)遇到過的典型案例的設(shè)計(jì)為依托，從代碼的角度來剖析一些特權(quán)同學(xué)認(rèn)為經(jīng)典的跨時(shí)鐘域信號處理的方式。這些文章都是即興而寫，可能不會做太多的分類或者歸納，也有一些特例，希望網(wǎng)友自己把握。　　另外，關(guān)于異步時(shí)鐘域的話題，推薦大家
關(guān)鍵字： FPGA MCU

跨越鴻溝：同步世界中的異步信號

　　只有最初級的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號是異步信號。　　在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬門的電路，但這些程序都無法解決信號同步問題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。　　基礎(chǔ) 　　從事多時(shí)鐘設(shè)計(jì)的第一
關(guān)鍵字： FPGA 異步信號 FIFO

零基礎(chǔ)學(xué)FPGA（十）初入江湖之i2c通信

　　相信學(xué)過單片機(jī)的同學(xué)對I2C總線都不陌生吧，今天我們來學(xué)習(xí)怎么用verilog語言來實(shí)現(xiàn)它，并在FPGA學(xué)習(xí)版上顯示。　　i2c總線在近年來微電子通信控制領(lǐng)域廣泛采用的一種新型的總線標(biāo)準(zhǔn)，他是同步通信的一種特殊方式，具有接口少，控制簡單，器件封裝形式小，通信速率高等優(yōu)點(diǎn)。在主從通信中，可以有多個(gè)i2c總線器件同時(shí)接到i2c總線上，所有與i2c兼容的器件都有標(biāo)準(zhǔn)的接口，通過地址來識別通信對象，使他們可以經(jīng)由i2c總線互相直接通信。　　i2c總線由兩條線控制，一條時(shí)鐘線SCL，一條數(shù)據(jù)線SDA，這
關(guān)鍵字： FPGA i2c verilog

智能醫(yī)療成風(fēng)口 IC設(shè)計(jì)企業(yè)如何站位？

　　市場研究機(jī)構(gòu)ICInsights最新報(bào)告稱，中國IC設(shè)計(jì)企業(yè)在2014年全球前五十無晶圓廠IC供應(yīng)商排行榜上占據(jù)9個(gè)席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國無晶圓廠IC產(chǎn)業(yè)確實(shí)成長顯著。　　然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機(jī)市場。當(dāng)然，這些年智能手機(jī)終端產(chǎn)業(yè)確實(shí)增長迅速，也為中國IC設(shè)計(jì)提供了發(fā)展空間和機(jī)遇。但我國擁有的是全球最大的信息消費(fèi)市場，每年進(jìn)口集成電路產(chǎn)品超過2000億美元，對I
關(guān)鍵字：海思展訊 FPGA

FPGA時(shí)序約束的6種方法

　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（九）牛刀小試——串行口通信電路設(shè)計(jì)

　　以前在學(xué)單片機(jī)的時(shí)候，覺得串口通信其實(shí)很簡單，只要一個(gè)指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實(shí)現(xiàn)，發(fā)現(xiàn)里面的學(xué)問還不少，并沒有想象的那么簡單。當(dāng)然代碼肯定是參考別人的，不過我還是認(rèn)真研究了整段代碼的，下面的程序就是我在看懂了別人代碼后自己敲的，花了也不少時(shí)間，理解的也差不多，下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧，解釋的不對的地方還望各位大神指正，大家好一起學(xué)習(xí)~ 　　1、頂層模塊　　寫程序都一樣，不能多有的程序都寫在一個(gè)模塊里，那樣看起來很麻煩，出了錯(cuò)誤也不好維護(hù)，對于一
關(guān)鍵字： FPGA 狀態(tài)機(jī)

【從零開始走進(jìn)FPGA】路在何方——Verilog快速入門

　　一、關(guān)于HDL 　　1. HDL簡介　　HDL ： Hardware Discription Language 硬件描述語言，即描述FPGA/CPLD內(nèi)部邏輯門的工作狀態(tài)，來實(shí)現(xiàn)一定電路。　　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)PLD/FPGA成為一種趨勢。目前硬件描述語言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。各種語言有各種優(yōu)勢，根據(jù)業(yè)界應(yīng)用而定。　　2. VHDL和Verilog區(qū)別　　在業(yè)界，VHDL和Veri
關(guān)鍵字： FPGA Verilog