fpga 文章進(jìn)入fpga技術(shù)社區(qū)

利用FPGA的M4K作為移位寄存器的邏輯分析儀設(shè)計(jì)

采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片，QuartusⅡ?yàn)檐浖脚_，用硬件描速語言設(shè)計(jì)了一個(gè)具有變頻采樣時(shí)鐘和16路采樣通道，基于VGA顯示的邏輯分析僅．該設(shè)計(jì)方案利用FPGA內(nèi)部的M4K決作為移位寄存器不斷地進(jìn)行讀進(jìn)數(shù)據(jù)的方式，提高了工作速度、性能穩(wěn)定性以及分析的范圍和質(zhì)量。該邏輯分析儀實(shí)現(xiàn)簡單，價(jià)格低，具有較高的使用價(jià)值。
關(guān)鍵字：采樣模式邏輯分析儀 FPGA

基于FPGA的生物電阻抗成像系統(tǒng)設(shè)計(jì)

根據(jù)電阻抗斷層成像技術(shù)要求，設(shè)計(jì)了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng)，系統(tǒng)嵌入8 bit微處理器PicoBlaze實(shí)現(xiàn)邏輯控制并產(chǎn)生激勵信號實(shí)現(xiàn)高速A/D采集及實(shí)現(xiàn)數(shù)字解調(diào)，通過RS232將采集數(shù)據(jù)傳輸?shù)絇C機(jī)，重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應(yīng)用研究電阻抗斷層成像技術(shù)提供一種
關(guān)鍵字： Spartan3E 生物電阻抗成像系統(tǒng) FPGA

基于FPGA的VLIW微處理器的設(shè)計(jì)與實(shí)現(xiàn)

超長指令字VLIW微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)。VLIW微處理器的最大優(yōu)點(diǎn)是簡化了處理器的結(jié)構(gòu)，刪除了處理器內(nèi)部許多復(fù)雜的控制電路，它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù)，并把這些機(jī)器指
關(guān)鍵字： VLIW微處理器并行指令控制 FPGA

FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)

介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCI Express（PCIE）總線的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺，開發(fā)了基于Linux系統(tǒng)的驅(qū)動程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度，節(jié)約了硬件資源。測試結(jié)果顯示，該系統(tǒng)工作穩(wěn)定可靠，讀寫速度可達(dá)402 MB/s。
關(guān)鍵字： PCIExpress總線雙緩沖模式 FPGA

基于FPGA的模糊控制交通燈控制方案設(shè)計(jì)

針對目前交叉路口交通控制信號燈的綠信比固定不變的問題，提出一種模糊控制的方案。根據(jù)當(dāng)前相位的車流量和當(dāng)前相位與下一相位車流量之差，實(shí)時(shí)控制相位綠信比，縮減車輛在交叉路口的排隊(duì)長度。綠信比可在FPGA上模擬實(shí)現(xiàn)，采用EElements ISE Development Kit開發(fā)套件，使用ISE10.1軟件設(shè)計(jì)工具，對上述控制方案進(jìn)行仿真。
關(guān)鍵字：模糊控制交通燈控制方案 FPGA

基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

基于最小平方 (LS) 算法，利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實(shí)現(xiàn)的處理流程、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺，完成了仿真、綜合、板級驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明，該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)
關(guān)鍵字： PUSCH 信道估計(jì)仿真 FPGA

FPGA設(shè)計(jì)系統(tǒng)時(shí)鐘的影響因素及其分析

時(shí)鐘是整個(gè)電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時(shí)鐘的跳變沿上進(jìn)行，這就要求時(shí)鐘信號時(shí)延差要非常小，否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的延時(shí)對保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。
關(guān)鍵字：信號時(shí)延系統(tǒng)時(shí)鐘 FPGA

一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計(jì)

介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實(shí)現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進(jìn)行調(diào)試，最終的紅外圖像通過VGA實(shí)時(shí)顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢，具有擴(kuò)展性好、控制靈活、開發(fā)周期短等特點(diǎn)。
關(guān)鍵字：紅外視頻采集系統(tǒng) ADV7181B FPGA

JavaCard指令處理器的FPGA設(shè)計(jì)和實(shí)現(xiàn)

給出了一種基于微碼的JavaCard指令處理器的FPGA設(shè)計(jì)和實(shí)現(xiàn)，以此JavaCard CPU為核心搭建的測試平臺已集成在一塊FPGA上實(shí)現(xiàn)。
關(guān)鍵字： JavaCard 復(fù)雜指令集 FPGA

基于FPGA的LBS控制器設(shè)計(jì)

通過對LBS控制器的控制信號、LBS總線讀寫操作時(shí)序、LBS狀態(tài)機(jī)進(jìn)行分析，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)高效、可靠的LBS控制器來實(shí)現(xiàn)FPGA和PEX8311的通信系統(tǒng)，在PEX8311和FPGA接口中運(yùn)行狀態(tài)正常，穩(wěn)定性強(qiáng)，成功應(yīng)用于某視頻采集卡、某PCIe數(shù)據(jù)采集卡等，基于FPGA設(shè)計(jì)的LBS控制器具有靈活性強(qiáng)、可編程能力強(qiáng)、適應(yīng)性強(qiáng)等優(yōu)點(diǎn)。
關(guān)鍵字： LBS控制器 PEX8311 FPGA

FPGA設(shè)計(jì)流程及其布線資源解析

電路設(shè)計(jì)與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計(jì)方法有硬件描述語言（HDL）和原理圖設(shè)計(jì)輸入方法等。原理圖設(shè)計(jì)輸入法在早期應(yīng)用得比較廣泛，它根據(jù)設(shè)計(jì)要求，選用器件、繪制原理圖、完成輸入過程。這種方法的有點(diǎn)是直觀、便于理解、元器件庫資源豐富。但是在大型設(shè)計(jì)中，這種方法的可維護(hù)性較差，不利于模塊構(gòu)造與重用
關(guān)鍵字：布線資源功能仿真 FPGA

基于FPGA的海量數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

最近幾年，F(xiàn)PGA以其應(yīng)用的靈活方便蓬勃發(fā)展，在通信、航空航天、醫(yī)療設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒有成熟，本文從硬件和軟件角度出發(fā)，介紹了FPGA與CF卡的接口設(shè)計(jì)、給出了用雙RAM訪問CF卡的編程，并且利用FPGA作為FIFO對AD采集的數(shù)據(jù)進(jìn)行緩沖，然后存儲到大容量的CF卡中。
關(guān)鍵字：海量數(shù)據(jù)采集 THS4052 MAX4125 FPGA

基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)

提出一種基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案，F(xiàn)PGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個(gè)方向的空間電場信號經(jīng)過信號處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場儀上，對其他電場信號采集與處理系統(tǒng)也有
關(guān)鍵字：空間電場數(shù)據(jù)采集 FPGA

基于FPGA的跳頻通信系統(tǒng)設(shè)計(jì)

本跳頻系統(tǒng)中，F(xiàn)PGA是硬件邏輯的載體，完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制；dsp控制FPGA內(nèi)部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統(tǒng)基帶部分的發(fā)射與接收及其一系列計(jì)算任務(wù)；高精度時(shí)鐘源為整個(gè)系統(tǒng)提供時(shí)間基準(zhǔn)，經(jīng)過dsp、FPGA、DDS等器件內(nèi)部鎖相環(huán)倍頻，為各器件提供主時(shí)鐘。
關(guān)鍵字：跳頻通信基帶模塊 FPGA

高速定點(diǎn)FFT算法的FPGA設(shè)計(jì)方案

著重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現(xiàn)方法。采用高基數(shù)結(jié)構(gòu)和流水線結(jié)構(gòu)，大大提高了FFT處理器的運(yùn)行速度。同時(shí)塊浮點(diǎn)結(jié)構(gòu)的引入，也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數(shù)目，兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
關(guān)鍵字：高速FFT算法高基數(shù)結(jié)構(gòu) FPGA 流水線結(jié)構(gòu)

共6387條 78/426 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]