- Board從入門到精通（五）：軟硬件協(xié)同設(shè)計-Zynq最大的優(yōu)勢在于，同時具備軟件、硬件、IO可編程，即All Programmable。在設(shè)計Zynq過程中，同樣要建立一種意識，就是從原來單純的軟件思維（或單純的硬件思維）中解脫，轉(zhuǎn)向軟硬件協(xié)同設(shè)計的開發(fā)方法。
- 關(guān)鍵字：
Board Zynq FPGA
- FPGA開發(fā)基本流程-FPGA是可編程芯片，因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。
- 關(guān)鍵字：
FPGA 微電子 SOC
- 從可編程器件發(fā)展看FPGA未來趨勢-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個階段，即從20世紀70年代初到70年代中為第1段，20世紀70年代中到80年代中為第2階段，20世紀80年代到90年代末為第3階段，20世紀90年代末到目前為第4階段。
- 關(guān)鍵字：
FPGA 可編程器件 賽靈思
- 底層內(nèi)嵌功能單元與軟核、硬核以及固核-內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA 成為了系統(tǒng)級的設(shè)計工具，使其具備了軟硬件聯(lián)合設(shè)計的能力，逐步向SOC 平臺過渡。
- 關(guān)鍵字：
FPGA 賽靈思 DLL
- 數(shù)字時鐘管理模塊與嵌入式塊RAM-業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。
- 關(guān)鍵字：
數(shù)字時鐘管理 FPGA 賽靈思
- FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/ 輸出信號的驅(qū)動與匹配要求，其示意結(jié)構(gòu)如圖2-4 所示。FPGA 內(nèi)的I/O 按組分類，每組都能夠獨立地支持不同的I/O標準。
- 關(guān)鍵字：
FPGA CLB 賽靈思
- Verilog HDL簡明教程(part1)-Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。
- 關(guān)鍵字：
VerilogHDL FPGA
- FPGA基本知識與發(fā)展趨勢（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。
- 關(guān)鍵字：
FPGA 賽靈思 EPROM
- FPGA實戰(zhàn)開發(fā)技巧（10）-串行Flash的特點是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進行數(shù)據(jù)的改寫，而Flash只能先擦除一個區(qū)間，然后改寫其內(nèi)容。
- 關(guān)鍵字：
FPGA 賽靈思 EEPROM
- FPGA實戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程
- 關(guān)鍵字：
FPGA 賽靈思 JTAG
- FPGA實戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計的時序性能是由物理器件、用戶代碼設(shè)計以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會對時序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
- 關(guān)鍵字：
FPGA 賽靈思 EDA
- 什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點
- 關(guān)鍵字：
fpga asic 電源
- PCB電路板設(shè)計必看常識！單層FPC/雙面FPC/多層FPC有何區(qū)別，自學材料-雖然電路板廠的工程師不參與設(shè)計電路板，而是由客戶出原始設(shè)計資料再制成公司內(nèi)部的PCB電路板制作資料，但通過多年的實踐經(jīng)驗，工程師們對PCB電路板的設(shè)計早已有所積累，總結(jié)如下僅供參考：
- 關(guān)鍵字：
fpga fpc pda
- FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機器學習之路-機器學習技術(shù)是人工智能的一個重要科學發(fā)展，透過在經(jīng)驗學習中改善具體算法的效能，而且用來訓練的數(shù)據(jù)越多，所學習出來的結(jié)果越好，為了處理分析大量圖像或是語音等辨識的機器學習算法數(shù)據(jù)，需要采用GPU芯片所打造的高速平行運算處理的類神經(jīng)網(wǎng)絡(luò)超級計算機，利用諸如Tensorflow、Caffe等深度學習框架(Framework)等工具，來發(fā)展有效的算法。
- 關(guān)鍵字：
FPGA 嵌入式 人工智能
- 合理使用JTAG和IMPACT幫助你調(diào)試FPGA不能啟動的問題-本來想著把GTX后面兩篇博文找時間寫了，但是最近實在是忙，一直在搭圖像處理的AXI框架和整FPGA-DSP雙平臺的板子，下面先和大家分享一下調(diào)試心得。
- 關(guān)鍵字：
JTAG MPACT FPGA
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [
查看詳細 ]
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473