fpga 文章進(jìn)入fpga技術(shù)社區(qū)

一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

引　言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對數(shù)字相關(guān)器
關(guān)鍵字：相關(guān) 數(shù)字實(shí)現(xiàn) FPGA DSP

基于FPGA的混合信號驗證流程

基于FPGA的混合信號驗證流程,隨著SoC設(shè)計上的混合信號組件數(shù)量增加了，基本的功能驗證對于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難題上加入了一個新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
關(guān)鍵字：驗證流程信號混合 FPGA 基于

基于FPGA的檢糾錯邏輯算法的實(shí)現(xiàn)

基于FPGA的檢糾錯邏輯算法的實(shí)現(xiàn),星載計算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯，特別是存儲器中數(shù)據(jù)容易出現(xiàn)錯誤，需要具有檢糾錯功能的電路模塊對其進(jìn)行糾正，以免造成嚴(yán)重的后果?；跐h明碼的糾錯
關(guān)鍵字：算法實(shí)現(xiàn) 邏輯糾錯 FPGA 基于

音頻編解碼芯片接口的FPGA應(yīng)用

音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過寄存器就可以方便地對其進(jìn)行操作。整個設(shè)計以VHDL和Verilog HDL語言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗
關(guān)鍵字： FPGA 應(yīng)用接口芯片解碼音頻

Altera演示第一款基于模型的FPGA浮點(diǎn)DSP工具

　　Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗證了能夠在Altera 的Stratix 和Arria FPGA系列中簡單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計。　　
關(guān)鍵字： Altera FPGA

應(yīng)用于除顫器的FPGA解決方案

越來越多的人們認(rèn)識到當(dāng)心臟病患者的心臟驟停時，快速及時的救治能夠帶來很大的好處。這促使更多公共場所和辦...
關(guān)鍵字： FPGA 除顫器

一種基于Spartan3E的DDS優(yōu)化設(shè)計

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當(dāng)，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于ARM和FPGA架構(gòu)的三維圖形加速系統(tǒng)

引言隨著圖形處理的巨額運(yùn)算量，CPU變得不堪重負(fù)。此時，需要使用特定的硬件設(shè)備來為嵌入式CPU承擔(dān)圖形處...
關(guān)鍵字： FPGA 圖形加速

為參加2011 Digilent Design Contest的中國代表團(tuán)壯行

??????? 2011年9月12日，中秋月圓之夜，參加 2011 DDC? 德國總決賽的中國代表團(tuán)整裝待發(fā)，即將登機(jī)遠(yuǎn)赴德國慕尼黑參加DDC總決賽，與來自世界各地的16支隊伍進(jìn)行角逐。讓我們?yōu)樗麄儔研?！預(yù)祝他們?nèi)〉煤贸煽儯? ??????
關(guān)鍵字： Digilent FPGA

基于FPGA的存儲測試系統(tǒng)的設(shè)計

摘要：針對某些特殊的測試試驗要求測試系統(tǒng)高性能、微體積、低功耗，在存儲測試?yán)碚摶A(chǔ)上，進(jìn)行了動態(tài)存儲測試系統(tǒng)的FPGA設(shè)計。介紹了該系統(tǒng)的組成，對控制模塊進(jìn)行了詳細(xì)設(shè)計。針對測試環(huán)境的多樣性設(shè)計了采樣策略
關(guān)鍵字： FPGA 存儲測試系統(tǒng)

基于Flash型FPGA的信號源卡設(shè)計

摘要：介紹了一種基于Flash型FPGA的多路模擬重信號源設(shè)計方法，該系統(tǒng)以ACTEL公司的A3P125VQ100芯片為核心，實(shí)現(xiàn)了系統(tǒng)的軟硬件結(jié)合。它包括數(shù)模轉(zhuǎn)換單元、電源模塊、多路模擬開關(guān)模塊以及運(yùn)算放大單元等，實(shí)現(xiàn)了電源
關(guān)鍵字： Flash FPGA 信號源

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計

摘要：為了在提高數(shù)據(jù)采集卡的速度的同時降低成本，設(shè)計了一種應(yīng)用流水線存儲技術(shù)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)應(yīng)用軟件與硬件相結(jié)合的方式來控制實(shí)現(xiàn)，通過MAX1308模數(shù)轉(zhuǎn)換器完成ADC的轉(zhuǎn)化過程，采用多片Nandflash流水線
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集系統(tǒng)設(shè)計

基于FPGA的SoC驗證平臺實(shí)現(xiàn)電路仿真?zhèn)慑e

基于FPGA的SoC驗證平臺實(shí)現(xiàn)電路仿真?zhèn)慑e,臺灣工業(yè)技術(shù)研究院提出一種能夠顯著提升客制化FPGA原型板驗證效率的創(chuàng)新方法，自動化現(xiàn)有的電路仿真(in-circuit emulation)偵錯功能，并提供更高的FPGA能見度。這個以FPGA為基礎(chǔ)的SoC驗證平臺對工研院而言是前景看好
關(guān)鍵字：實(shí)現(xiàn) 電路仿真平臺驗證 FPGA SoC 基于

FPGA配置模式

FPGA配置模式,FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式;主從模式可以支持一片PROM編程多片F(xiàn)PGA;串行模式可以采用串行PROM編程FPGA;外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程?！　∪绾螌?shí)現(xiàn)快
關(guān)鍵字：模式配置 FPGA

FPGA芯片結(jié)構(gòu)分析

FPGA芯片結(jié)構(gòu)分析,目前主流的FPGA仍是基于查找表技術(shù)的，已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時鐘管理和DSP)的硬核(ASIC型)模塊。如圖1-1所示(注：圖1-1只是一個示意圖，實(shí)際上每一個系列的FPGA都有其相應(yīng)的
關(guān)鍵字：分析結(jié)構(gòu) 芯片 FPGA

共6387條 259/426 |‹ « 257 258 259 260 261 262 263 264 265 266 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]