在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fpga-to-asic

            fpga設(shè)計與應(yīng)用:智能小車設(shè)計方案

            • fpga設(shè)計與應(yīng)用:智能小車設(shè)計方案-整個系統(tǒng)由發(fā)送端(智能小車部分)和接收端(控制臺:控制和顯示部分)組成
            • 關(guān)鍵字: fpga  

            FPGA的過去,現(xiàn)在和未來

            • FPGA的過去,現(xiàn)在和未來-自Xilinx在1984年創(chuàng)造出FPGA以來,這種可編程邏輯器件憑借性能、上市時間、成本、穩(wěn)定性和長期維護方面的優(yōu)勢,在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地,在過去幾年也有極高的增長率。而進(jìn)入了最近兩年,由于云計算、高性能計算和人工智能的繁榮,擁有先天優(yōu)勢的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過去、現(xiàn)在與未來。
            • 關(guān)鍵字: fpga  xilinx  英特爾  

            FPGA應(yīng)用和設(shè)計要點詳細(xì)解析

            • FPGA應(yīng)用和設(shè)計要點詳細(xì)解析-FPGA的用處比我們平時想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對比較簡單,所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成,LE由LUT(查找表)和D觸發(fā)器構(gòu)成,RAM也往往容量非常小
            • 關(guān)鍵字: fpga  

            fpga是什么?fpga經(jīng)典設(shè)計與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)

            • fpga是什么?fpga經(jīng)典設(shè)計與應(yīng)用:基于FPGA的高速AD轉(zhuǎn)換系統(tǒng)-在雷達(dá)設(shè)計中,需要對接收到的信號首先進(jìn)行模數(shù)轉(zhuǎn)換,其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運算的準(zhǔn)確性,最終影響雷達(dá)測量精度。介紹了一種基于FPGA,利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換,對系統(tǒng)的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
            • 關(guān)鍵字: fpga  

            FPGA基于CORDIC算法的求平方實現(xiàn)

            • FPGA基于CORDIC算法的求平方實現(xiàn)-CORDIC是在沒有專用乘法器(最小化門數(shù)量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)一個較小的角度,以一定精度逼近想要的角度。
            • 關(guān)鍵字: FPGA  CORDIC  

            時序分析中的一些基本概念

            • 時序分析中的一些基本概念-時序分析時FPGA設(shè)計中永恒的話題,也是FPGA開發(fā)人員設(shè)計進(jìn)階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
            • 關(guān)鍵字: FPGA  時序分析  周期抖動  

            使用VIVADO對7系列FPGA的高效設(shè)計心得

            • 使用VIVADO對7系列FPGA的高效設(shè)計心得-隨著xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設(shè)計軟件VIVADO也備受關(guān)注和飽受爭議。
            • 關(guān)鍵字: FPGA  VIVADO  賽靈思  

            Board從入門到精通系列(六)

            • Board從入門到精通系列(六)-由于更新了開發(fā)工具,所以本篇博客有必要重復(fù)前面的內(nèi)容,今天首先演示如何利用Vivado開發(fā)純邏輯工程,即只在PL上進(jìn)行開發(fā)。
            • 關(guān)鍵字: FPGA  Vivado  OpenRISC  

            ZYNQ器件的啟動配置方法

            • ZYNQ器件的啟動配置方法-無任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計中首先要考慮到的問題就是處理器的啟動加載問題。
            • 關(guān)鍵字: FPGA  XILINX  賽靈思  

            Board從入門到精通(五):軟硬件協(xié)同設(shè)計

            • Board從入門到精通(五):軟硬件協(xié)同設(shè)計-Zynq最大的優(yōu)勢在于,同時具備軟件、硬件、IO可編程,即All Programmable。在設(shè)計Zynq過程中,同樣要建立一種意識,就是從原來單純的軟件思維(或單純的硬件思維)中解脫,轉(zhuǎn)向軟硬件協(xié)同設(shè)計的開發(fā)方法。
            • 關(guān)鍵字: Board  Zynq  FPGA  

            FPGA開發(fā)基本流程

            • FPGA開發(fā)基本流程-FPGA是可編程芯片,因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設(shè)備,軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。
            • 關(guān)鍵字: FPGA  微電子  SOC  

            從可編程器件發(fā)展看FPGA未來趨勢

            • 從可編程器件發(fā)展看FPGA未來趨勢-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個階段,即從20世紀(jì)70年代初到70年代中為第1段,20世紀(jì)70年代中到80年代中為第2階段,20世紀(jì)80年代到90年代末為第3階段,20世紀(jì)90年代末到目前為第4階段。
            • 關(guān)鍵字: FPGA  可編程器件  賽靈思  

            底層內(nèi)嵌功能單元與軟核、硬核以及固核

            • 底層內(nèi)嵌功能單元與軟核、硬核以及固核-內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?,F(xiàn)在越來越豐富的內(nèi)嵌功能單元,使得單片F(xiàn)PGA 成為了系統(tǒng)級的設(shè)計工具,使其具備了軟硬件聯(lián)合設(shè)計的能力,逐步向SOC 平臺過渡。
            • 關(guān)鍵字: FPGA  賽靈思  DLL  

            數(shù)字時鐘管理模塊與嵌入式塊RAM

            • 數(shù)字時鐘管理模塊與嵌入式塊RAM-業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合,且能夠降低抖動,并實現(xiàn)過濾功能。
            • 關(guān)鍵字: 數(shù)字時鐘管理  FPGA  賽靈思  

            FPGA主要功能模塊介紹(1)

            • FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元,是芯片與外界電路的接口部分,完成不同電氣特性下對輸入/ 輸出信號的驅(qū)動與匹配要求,其示意結(jié)構(gòu)如圖2-4 所示。FPGA 內(nèi)的I/O 按組分類,每組都能夠獨立地支持不同的I/O標(biāo)準(zhǔn)。
            • 關(guān)鍵字: FPGA  CLB  賽靈思  
            共6774條 57/452 |‹ « 55 56 57 58 59 60 61 62 63 64 » ›|

            fpga-to-asic介紹

            您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
            歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

            熱門主題

            FPGA-to-ASIC    樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473