在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fpga-to-asic

            迎接可穿戴設(shè)備時代的設(shè)計挑戰(zhàn)

            •   可穿戴電子設(shè)備對設(shè)計工程師提出了前所未有的挑戰(zhàn)—設(shè)計工程師需要在沒有專用芯片組或標(biāo)準(zhǔn)化架構(gòu)的情況下創(chuàng)建智能、緊湊和多功能的產(chǎn)品。由于專用芯片組(標(biāo)準(zhǔn)化架構(gòu))的缺失,設(shè)計工程師需要在可穿戴產(chǎn)品中使用為移動和手持應(yīng)用設(shè)計的器件和互連技術(shù)。   如何在兩個不相關(guān)的器件之間實現(xiàn)數(shù)字與模擬“鴻溝”的橋接是一個不小的設(shè)計挑戰(zhàn),而這對于有嚴格空間和功耗限制的可穿戴設(shè)備來說更是難上加難。同時,發(fā)展迅速的市場要求設(shè)計工程師緊跟消費者不斷變化的需求,快速升級現(xiàn)有產(chǎn)品的功能并推出全新的
            • 關(guān)鍵字: 可穿戴設(shè)備  ASIC  

            LEON處理器的開發(fā)應(yīng)用技術(shù)文獻及案例匯總

            •   LEON是一款32位RISC處理器,支持SPARC V8指令集,由歐洲航天總局旗下的Gaisler Research開發(fā)、維護,目的是擺脫歐空局對美國航天級處理器的依賴。LEON的主要產(chǎn)品線包括Leon2、Leon3、Leon4。   LEON3開源軟核處理器動態(tài)圖像邊緣檢測SoC設(shè)計   本文采用局部熵邊緣檢測算法,將圖像采集,邊緣檢測和圖像顯示三個部分封裝設(shè)計為IP(Intellectual Property)核,通過AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實現(xiàn)了多路數(shù)據(jù)并行處
            • 關(guān)鍵字: ASIC  SPARC   

            LEON2應(yīng)用于數(shù)字機頂盒CPU的FPGA仿真

            •   采用免費軟核LEON2作為數(shù)字機頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機頂盒,選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型,通過這個原型對硬件性能進行仿真,并且還可以在線修改程序,這樣就很容易驗證系統(tǒng)的性能,加速軟件開發(fā)調(diào)試流程。經(jīng)過在FPGA開發(fā)板上的仿真,對基于LEON2的系統(tǒng)測試取得了預(yù)期的效果。   0 引 言   近年來,隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展,新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源,完成視頻點播、
            • 關(guān)鍵字: LEON2  FPGA  

            Leon3軟核的FPGA SelectMap接口配置設(shè)計

            •   引言   嵌入式系統(tǒng)的硬件通常包括CPU、存儲器和各種外設(shè)器件,其中CPU是系統(tǒng)的核心,其重要性不言而喻。隨著FPGA和SOPC技術(shù)的發(fā)展,基于FPGA的嵌入式系統(tǒng)與傳統(tǒng)的嵌入式系統(tǒng)相比,具有設(shè)計周期短、設(shè)計風(fēng)險和設(shè)計成本低、集成度高、靈活性大、維護和升級方便、硬件缺陷修復(fù)等優(yōu)點。基于FPGA的嵌入式系統(tǒng)設(shè)計技術(shù)和市場逐漸成熟,使得嵌入式CPU軟核(如Xilinx公司推出的MicroBlaze、Altera公司的Nios、歐空局開發(fā)的Leon3軟核等)的大量應(yīng)用成為可能。   Virtex系列FP
            • 關(guān)鍵字: FPGA  SelectMap  

            基于DSP與FPGA的機器人聲控系統(tǒng)設(shè)計方案

            •   1 引言   機器人聽覺系統(tǒng)主要是對人的聲音進行語音識別并做出判斷,然后輸出相應(yīng)的動作指令控制頭部和手臂的動作,傳統(tǒng)的機器人聽覺系統(tǒng)一般是以PC機為平臺對機器人進行控制,其特點是用一臺計算機作為機器人的信息處理核心通過接口電路對機器人進行控制,雖然處理能力比較強大,語音庫比較完備,系統(tǒng)更新以及功能拓展比較容易,但是比較笨重,不利于機器人的小型化和復(fù)雜條件下進行工作,此外功耗大、成本高。   本次設(shè)計采用了性價比較高的數(shù)字信號處理芯片TMS320VC5509作為語音識別處理器,具有較快的處理速度,使
            • 關(guān)鍵字: DSP  FPGA  

            DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運用

            •   激光切割和雕刻以其精度高、視覺效果好等特性,被廣泛運用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過程中,加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機每次運動前、后設(shè)置加、減速區(qū),但這會使加工數(shù)據(jù)總量成倍增加。除此之外,龐大的數(shù)據(jù)計算量也需要一個專門的高性能處理器來實現(xiàn)。   FPGA(現(xiàn)場可編程門陣列)在并行信號處理方面具有極大的優(yōu)勢。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點是讓運動控制的處理部分以獨立的、硬件性方式展開,增加系統(tǒng)的性能和可靠性,
            • 關(guān)鍵字: DSP  FPGA  

            零基礎(chǔ)學(xué)FPGA (十八) 談可編程邏輯設(shè)計思想與技巧!對您肯定有用!

            •   今天給大家?guī)淼氖俏覀冊贔PGA設(shè)計中經(jīng)常要遇到的設(shè)計技巧與思想,即乒乓操作,串并轉(zhuǎn)換,流水線操作和跨時鐘域信號的同步問題。   之前也看過一些書,也在網(wǎng)上找過一些資料,不過小墨發(fā)現(xiàn)大部分都是理論講解,僅僅是給一個框圖就沒事了,或者是好幾個網(wǎng)站的資料都是一樣的,都是復(fù)制的一個地方的,僅僅是講解,沒有實例,要不就是某個網(wǎng)站提供源碼,但是要注冊,還要花什么積分,沒有積分還得要錢...很不利于初學(xué)者的學(xué)習(xí)(人與人之間怎么就不能多點信任呢~還要錢...)。所以小墨想寫這么一篇文章來介紹一下這4種思想,理論部
            • 關(guān)鍵字: FPGA  可編程邏輯設(shè)計  

            【從零開始走進FPGA】 SignalTap II Logic Analyzer

            •   一、為啥別忘了我   嵌入式邏輯分析儀—SigbalTap II,是Altera Quartus II 自帶的嵌入式邏輯分析儀,與Modelsim軟件仿真有所不同,是在線式的仿真,更準(zhǔn)確的觀察數(shù)據(jù)的變化,方便調(diào)試。   很多學(xué)過單片機的孩子認為,單片機可以在線單步調(diào)試,而FPGA是并發(fā)的,不能單步調(diào)試,這使得FPGA的調(diào)試學(xué)習(xí)帶來了困難。其實這個說法不是完全正確的。別忘了,還有SignalTap II Logic Analyzer。有了這個嵌入式邏輯分析儀,在調(diào)試多通道或單通道數(shù)據(jù),進
            • 關(guān)鍵字: FPGA  SignalTap   

            基于FPGA和51單片機的信號發(fā)生器設(shè)計

            •   信號發(fā)生器又稱為波形發(fā)生器是一種常用的信號源并且廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實驗等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號發(fā)生器成本,改善信號發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機產(chǎn)生0.596 Hz頻率精度函數(shù)信號。筆者設(shè)計通過51單片機控制函數(shù)信號類型以及相關(guān)參數(shù),用戶可通過按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計方案不僅具有良好的經(jīng)濟前景,也可以為當(dāng)代高等教育深化改革做一個參考方向。   1 系統(tǒng)設(shè)計方案   1.1 系統(tǒng)硬件設(shè)計   本文中設(shè)
            • 關(guān)鍵字: FPGA  51單片機  

            基于ModelSim的使用說明、技術(shù)文獻、應(yīng)用實例匯總

            •   Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速度快,編譯的代碼與平臺無關(guān),便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調(diào)錯提供強有力的手段,是FPGA/ASIC設(shè)計的首選仿真軟件。   淺析基于Modelsim FLI接口的協(xié)同仿真   介紹了如何利用modelsim提供的FLI(Foreign Langu
            • 關(guān)鍵字: HDL  ASIC  

            FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim的仿真流程

            •   7.3 ModelSim的仿真流程   7.3.1 ModelSim的安裝   ModelSim的最新版本可以從互連網(wǎng)上免費得到,需要購買的只是License文件。ModelSim的下載地址為http://www.model.com/。打開網(wǎng)站頁面后可以點擊Download,用戶填寫完一張表格以后可以得到一個小時的下載時間。   獲得License的方法有很多種。   首先可以在線申請License文件,選取“開始→程序→ModelSim SE 5.8c&rar
            • 關(guān)鍵字: FPGA  ModelSim  

            FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim仿真工具簡介

            •   7.2 ModelSim仿真工具簡介   ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述語言的仿真軟件,該軟件可以用來實現(xiàn)對設(shè)計的VHDL、Verilog或者是兩種語言混合的程序進行仿真,同時也支持IEEE常見的各種硬件描述語言標(biāo)準(zhǔn)。   無論從友好的使用界面和調(diào)試環(huán)境來看,還是從仿真速度和仿真效果來看,ModelSim都可以算得上是業(yè)界最優(yōu)秀的HDL語言仿真軟件。它是惟一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器,是做FPG
            • 關(guān)鍵字: FPGA  ModelSim  

            基于Modelsim FLI接口的FPGA仿真技術(shù)

            •   1、Modelsim 及 FLI接口介紹   Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬件描述語言仿真軟件,可以實現(xiàn) VHDL, Verilog,以及 VHDL-Verilog 混合設(shè)計的仿真。除此之外,Modelsim還能夠與 C 語言一起實現(xiàn)對 HDL 設(shè)計文件的協(xié)同仿真。同時,相對于大多數(shù)的 HDL 仿真軟件來說,Modelsim 在仿真速度上也有明顯優(yōu)勢。這些特點使 Modelsim 越來越受到 EDA設(shè)計者、尤其是 FPGA
            • 關(guān)鍵字: Modelsim  FPGA  

            16個信號源設(shè)計匯總,包括無線電、DDS等

            •   信號發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號的設(shè)備。在測量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時,以及測量元器件的特性與參數(shù)時,用作測試的信號源或激勵源。   無線電導(dǎo)航數(shù)字信號源的系統(tǒng)設(shè)計,完整參考方案   本無線電導(dǎo)航數(shù)字信號源總體設(shè)計思想采用直接數(shù)字頻率合成器(DDS)技術(shù),設(shè)計精確的時鐘參考源精度、頻率和相位累加器字長和正弦波函數(shù)表,實現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長和頻率精度的調(diào)制正弦信號形式。   基于DDFS的程控音頻儀器測試信號源
            • 關(guān)鍵字: 無線電  FPGA  

            基于FPGA的高精度信號源的設(shè)計

            •   引言   近年來電子信息技術(shù)飛速發(fā)展,使得各領(lǐng)域?qū)π盘栐吹囊蟛粩嗵岣?,不但要求其頻率穩(wěn)定度和準(zhǔn)確度高,頻率改變方便,而且還要求可以產(chǎn)生任意波形,輸出不同幅度的信號等。DDFS技術(shù)是自上世紀(jì)70年代出現(xiàn)的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號的采樣定理的基礎(chǔ)上提出來的,從“相位”的概念出發(fā),進行頻率合成,不但可利用晶體振蕩的高頻率穩(wěn)定度、高準(zhǔn)確度,且頻率改變方便,轉(zhuǎn)換速度快,便于產(chǎn)生任意波形等,因此,DDFS技術(shù)是目前高精密度信號源的核心技術(shù)。   1 DDFS技
            • 關(guān)鍵字: FPGA  DDFS  
            共6774條 130/452 |‹ « 128 129 130 131 132 133 134 135 136 137 » ›|

            fpga-to-asic介紹

            您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
            歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

            熱門主題

            FPGA-to-ASIC    樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473