fpga-spartan 文章 進(jìn)入fpga-spartan技術(shù)社區(qū)
FPGA在航空電子系統(tǒng)中的設(shè)計(jì)應(yīng)用
- 由于競爭的壓力和對飛機(jī)性能無止境的追求，航空電子從簡單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統(tǒng)網(wǎng)絡(luò)。這也帶來了必須克服的許多設(shè)計(jì)問題。
- 關(guān)鍵字： 高級智能系統(tǒng)網(wǎng)絡(luò) 航空電子 FPGA
數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)硬件配置方案
- FPGA作可編程器件，可以根據(jù)用戶的需要進(jìn)行現(xiàn)場可編程。系統(tǒng)可采用了JTAG模式和AS模式進(jìn)行FPGA編程配置。
- 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng) JTAG FPGA EPC1441PC8
數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)原理框圖
- 本系統(tǒng)采用了兩片SRAM存儲器構(gòu)成乒乓緩沖結(jié)構(gòu)來完成視頻的采集和處理，視頻的采集和輸出部分采用了應(yīng)用廣泛的SAA71XX系列。
- 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng) SRAM存儲器 乒乓緩沖 FPGA
數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)工作原理分析
- 如前所述，本系統(tǒng)主要完成對輸入視頻圖像的兩倍放大。圖像的放大主要是通過插值算法來實(shí)現(xiàn)的，下面詳細(xì)分析如何應(yīng)用雙線性插值算法來實(shí)現(xiàn)倍焦功能。
- 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng) 乘法器 FPGA
有限狀態(tài)機(jī)的FPGA設(shè)計(jì)
- 有限狀態(tài)機(jī)是一種常見的電路，由于時序電路和組合電路組成，設(shè)計(jì)有限狀態(tài)機(jī)的第一步是確定采用Moore狀態(tài)機(jī)還是采用Mealy狀態(tài)機(jī)。Mealy狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)變不僅和當(dāng)前狀態(tài)有關(guān)，而且和各輸入信號有關(guān)；Moore狀態(tài)機(jī)的轉(zhuǎn)變只和當(dāng)前狀態(tài)有關(guān)。從電路實(shí)現(xiàn)功能上來講，任何一種都可以實(shí)現(xiàn)同樣的功能。但他們的輸出時序不同，所以選擇使用哪種狀態(tài)機(jī)是要根據(jù)具體情況來定。
- 關(guān)鍵字： Moore狀態(tài)機(jī) Mealy狀態(tài)機(jī) FPGA
數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：設(shè)計(jì)需求分析與芯片選型
- 在數(shù)字圖像處理和通信、遙感圖像分析、醫(yī)學(xué)成像診斷等應(yīng)用領(lǐng)域，為了便于顯示、觀察或進(jìn)行進(jìn)一步的處理，常常需要對原始的數(shù)字圖像進(jìn)行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理，這類圖像處理技術(shù)稱為圖像的預(yù)處理。在實(shí)際應(yīng)用中，圖像的預(yù)處理功能很多可以通過FPGA來實(shí)現(xiàn)。
- 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng) 視頻解碼器 FPGA 視頻編碼器 乒乓緩沖區(qū)
H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)
- 設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器，對原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。
- 關(guān)鍵字： 變長編碼 非零系數(shù)級編碼 FPGA
FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)
- 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
- 關(guān)鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264
FPGA/CPLD狀態(tài)機(jī)穩(wěn)定性研究
- 在FPGA/CPLD設(shè)計(jì)中,狀態(tài)機(jī)是最典型、應(yīng)用最廣泛的時序電路模塊,如何設(shè)計(jì)一個穩(wěn)定可靠的狀態(tài)機(jī)是我們必須面對的問題.
- 關(guān)鍵字： 時序電路 狀態(tài)機(jī) FPGA
FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺的調(diào)試技巧和注意事項(xiàng)
- 作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對每個芯片進(jìn)行單獨(dú)測試。這種情況下就需要避免另外一個芯片對調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
- 關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀 隔離調(diào)試
基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)
- MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開發(fā)更快的下一代處理器。
- 關(guān)鍵字： 流水線CPU 時序設(shè)計(jì) FPGA
fpga-spartan介紹
您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
fpga-spartan電路
fpga-spartan相關(guān)帖子
fpga-spartan資料下載
fpga-spartan專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473