fpga-spartan 文章 進入fpga-spartan技術(shù)社區(qū)
基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計
- 本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作...
- 關(guān)鍵字： FPGA PM3388 網(wǎng)絡(luò)接口 IPv6
賽靈思發(fā)布ISE12.2強化部分可重配置FPGA技術(shù)
- 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計流程，以及智能時鐘門控技術(shù)的多項全新強化方案，可針對Virtex™®-6 FPGA設(shè)計中BRAM(block-RAM)降低24%的動態(tài)功耗。設(shè)計人員即日起即可下載ISE12.2設(shè)計套件，利用其簡便易用、直觀的部分可重配置設(shè)計流程，進一步降低功耗和整體系統(tǒng)成本。同時，最新推出的ISE版本還可提供一項低成本仿真方案， 支持嵌入式設(shè)計流程。 賽靈思 ISE
- 關(guān)鍵字： Xilinx FPGA ISE12.2
賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA
- 美國賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外，其規(guī)模也達到了13萬個邏輯單元，作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外，還集成了最高速度為3.125Gbit/秒的高速收發(fā)器，并強化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨，將從2011年1～3月開始65nm工藝的量產(chǎn)。賽靈思表示：&ldquo
- 關(guān)鍵字： Xilinx Virtex FPGA
用FPGA構(gòu)建PCI Express端點器件最佳平臺
- PCIExpress是一種使用時鐘數(shù)據(jù)恢復(fù)(CDR)技術(shù)的高速串行I/O互連機制。PCIExpress第一代規(guī)范規(guī)定的線速...
- 關(guān)鍵字： FPGA PCIExpress CDR 時鐘數(shù)據(jù)恢復(fù)
DDR3存儲器接口控制器IP加速數(shù)據(jù)處理應(yīng)用
- DDR3存儲器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而，和過去幾代（DDR和DDR2）器件相比，DDR3存儲器器件...
- 關(guān)鍵字： FPGA IP核 DDR3 數(shù)據(jù)處理
基于DSP的風(fēng)電場電能質(zhì)量監(jiān)測裝置研究設(shè)計
- 隨著全世界新能源風(fēng)力發(fā)電的大力發(fā)展，電能質(zhì)量的監(jiān)測成為風(fēng)電場的研究熱點。風(fēng)電場電能質(zhì)量問題可以分為...
- 關(guān)鍵字： FPGA DSP 電能質(zhì)量 監(jiān)測裝置 風(fēng)電場
圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計
- 為改善紅外圖像的視覺效果和后續(xù)處理質(zhì)量，需要對圖像進行增強處理。在此介紹并實現(xiàn)了一種空間域圖像增強算法，自適應(yīng)分段線性拉伸算法。首先簡要分析算法原理，對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進行了研究，以兼顧系統(tǒng)實時性和集成度為目的，提出灰度直方圖統(tǒng)計和拉伸運算等關(guān)鍵模塊的解決方案。通過試驗結(jié)果分析，對壓縮因子的選取提出建議。該設(shè)計的輸出延遲僅為62.-5ns，且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點，適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
- 關(guān)鍵字： FPGA 圖像自適應(yīng) 分段線性 算法
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計
- 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
- 關(guān)鍵字： FPGA DSP 實時圖像 壓縮系統(tǒng)
fpga-spartan介紹
您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
fpga-spartan電路
fpga-spartan相關(guān)帖子
fpga-spartan資料下載
fpga-spartan專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473