fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

FPGA的低功耗設(shè)計(jì)分析

FPGA的低功耗設(shè)計(jì)分析,FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。　　盡管基于90nm工藝的FPGA的功耗已低于先
關(guān)鍵字：分析設(shè)計(jì) 功耗 FPGA

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計(jì),Fution系列的FPGA是世界上首個(gè)基于Flash構(gòu)架的模數(shù)混合的FPGA，即在數(shù)字FPGA的基礎(chǔ)上加入了模擬電路部分，解決了傳統(tǒng)模擬電路和FPGA分離給設(shè)計(jì)帶來(lái)的諸多問(wèn)題，降低了PCB板的制作難度，縮小了產(chǎn)品的體積。FPGA的可編
關(guān)鍵字：心電監(jiān)控應(yīng)用設(shè)計(jì) FPGA 混合 Flash 構(gòu)架模數(shù) 基于

怎樣在FPGA中處理開(kāi)關(guān)控制信號(hào),本系統(tǒng)設(shè)計(jì)利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實(shí)現(xiàn)各個(gè)視頻通道間相互切換。根據(jù)開(kāi)關(guān)控制信號(hào)的設(shè)計(jì)思想在FPGA中對(duì)撥動(dòng)開(kāi)關(guān)輸入信號(hào)做去抖動(dòng)處理，然后對(duì)不同的開(kāi)關(guān)操作進(jìn)行編碼，最后將信號(hào)送給DSP進(jìn)
關(guān)鍵字：控制信號(hào) 開(kāi)關(guān) 處理 FPGA 怎樣

　[一].前言　　在用單片機(jī)制作的變送器類和控制器類的儀表中，需要輸出1—5V或4—20mA的直流信號(hào)的時(shí)候，通常采用專用的D/A芯片，一般是每路一片。當(dāng)輸出信號(hào)的精度較高時(shí)，D/A芯片的位數(shù)也將隨之增加。在
關(guān)鍵字： D/A 轉(zhuǎn)換器設(shè)計(jì) 12位 PWM 單片機(jī) 高精度基于

　　可編程邏輯芯片設(shè)計(jì)商 Altera公司本周一宣布將使用臺(tái)積電公司的28nm LP(低功耗)制程技術(shù)制造其廉價(jià)型中端FPGA芯片產(chǎn)品。今年4月份，Altera公司曾宣布他們將使用臺(tái)積電的高性能(HP)28nm工藝制作其高端 Statix V FPGA產(chǎn)品，因此這次用同樣來(lái)自臺(tái)積電的28nm低功耗制程對(duì)應(yīng)其中端產(chǎn)品自然是順理成章。　　
關(guān)鍵字： Altera FPGA

摘要：藍(lán)牙技術(shù)作為一種短距離的無(wú)線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進(jìn)行藍(lán)牙技術(shù)的應(yīng)用開(kāi)發(fā)...
關(guān)鍵字：藍(lán)牙 HCI-UART FPGA Verilog 通信

摘要：基于ICX229AK CCD芯片組設(shè)計(jì)了具有VGA接口的一體化攝像機(jī)。采用DSP+FPGA+ASIC的構(gòu)架，完成了視頻信號(hào)的采集和多格式顯示。在FPGA中實(shí)現(xiàn)了自動(dòng)聚焦、自動(dòng)光圈等功能，并擴(kuò)展了鼠標(biāo)驅(qū)動(dòng)及劃線、OSD顯示等實(shí)用功
關(guān)鍵字： DSP FPGA 視頻采集 CCD 傳感器 A／D

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問(wèn)題，同時(shí)為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ
關(guān)鍵字： FPGA 單片機(jī) 人機(jī)交互系統(tǒng)

美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)局(NationalInstituteofStandardandTechnology，NIST)于1997年1月提出發(fā)展AES(Ad...
關(guān)鍵字： FPGA AES算法 S-box

基于DSP和FPGA的衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì),一、引言
　　
衛(wèi)星測(cè)控多波束系統(tǒng)主要針對(duì)衛(wèi)星信號(hào)實(shí)施測(cè)控，它包括兩個(gè)方面：信號(hào)波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對(duì)空間信號(hào)的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號(hào)的參數(shù)如方位角、仰
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

針對(duì)現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級(jí)的缺點(diǎn)，依據(jù) FPGA具有開(kāi)發(fā)簡(jiǎn)單，靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)編程的特點(diǎn)，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級(jí)容易和方便實(shí)現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)，閱讀器以 FGPA 芯片為核心，實(shí)現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開(kāi)發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實(shí)現(xiàn)其功能。實(shí)驗(yàn)結(jié)果表明：FPGA
關(guān)鍵字： FPGA RFID 閱讀器

本文面向?qū)崟r(shí)圖像采集和處理，采用模塊化設(shè)計(jì)思想，以TMS320DM642、SAA7115、OSD FPGA等實(shí)現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡(jiǎn)單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實(shí)時(shí)性強(qiáng)的特點(diǎn)，通過(guò)驗(yàn)證，滿足設(shè)計(jì)的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。
關(guān)鍵字： FPGA 320 642 CCD

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究?jī)H僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對(duì)函數(shù)逼近問(wèn)題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個(gè)模塊，采用VHDL語(yǔ)言完成對(duì)各個(gè)模塊的硬件描述，并使用Altera公司的Q
關(guān)鍵字： FPGA 人工神經(jīng) 網(wǎng)絡(luò)系統(tǒng) 實(shí)現(xiàn)方法

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對(duì)鎖相環(huán)的噪聲性能和跟蹤速度不能同時(shí)達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對(duì)PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計(jì)中利用仿
關(guān)鍵字： FPGA 鎖相環(huán)