fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過(guò)闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

嵌入式FPGA（eFPGA）為SoC帶來(lái)了新的靈活性

引言隨著嵌入式系統(tǒng)的不斷發(fā)展，設(shè)計(jì)師面臨著越來(lái)越多的挑戰(zhàn)。功能性和連接性增加了集成的復(fù)雜性，尤其是在設(shè)計(jì)系統(tǒng)級(jí)芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構(gòu)來(lái)管理系統(tǒng)。本文將探討嵌入式FPGA（eFPGA）的結(jié)構(gòu)，并探討如何在保持最大靈活性的同時(shí)，實(shí)現(xiàn)硅資源的最佳優(yōu)化。高級(jí)SoC設(shè)計(jì)取代板級(jí)系統(tǒng)我們正進(jìn)入一個(gè)將許多傳統(tǒng)PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設(shè)計(jì)團(tuán)隊(duì)未能加入正確的功能，或者在設(shè)計(jì)部分發(fā)現(xiàn)了漏洞，他們可能會(huì)錯(cuò)失市場(chǎng)機(jī)會(huì)或時(shí)間節(jié)點(diǎn)。傳統(tǒng)上，F(xiàn)PGA常用于原型設(shè)計(jì)、在PC
關(guān)鍵字： FPGA

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

現(xiàn)場(chǎng)可編程門陣列（FPGA）在當(dāng)今的眾多技術(shù)中發(fā)揮著重要作用。從航空航天和國(guó)防到消費(fèi)電子產(chǎn)品，再到關(guān)鍵基礎(chǔ)設(shè)施和汽車行業(yè)，F(xiàn)PGA在我們生活中不斷普及。與此同時(shí)對(duì)FPGA器件的威脅也在不斷增長(zhǎng)。想要開發(fā)在FPGA上運(yùn)行（固件）的IP需要花費(fèi)大量資源，受這些FPGA保護(hù)的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標(biāo)。防止IP盜竊、客戶數(shù)據(jù)泄露和系統(tǒng)整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應(yīng)用的基礎(chǔ)，在某些地區(qū)有相應(yīng)法律要求（例如，歐盟的GDPR、美國(guó)的HIPAA、英國(guó)的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA

【實(shí)戰(zhàn)】一個(gè)Buck電路設(shè)計(jì)的完整過(guò)程

設(shè)計(jì)需求：硬十開發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統(tǒng)應(yīng)用于一個(gè)USB傳輸，可以進(jìn)行多通道ADC數(shù)據(jù)采集的項(xiàng)目。整體框圖如下：實(shí)物如下：1、Buck控制器選型電源框圖制作過(guò)程，可以參考前期文檔：硬件總體設(shè)計(jì)之 “專題分析”我們可以看到在電源樹中，分別需要實(shí)現(xiàn)：5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器（集成Mosfet）是杰華特的JW5359從Datasheet我們可以看到：1、輸入電壓范圍滿足要求4.5V~18V2、輸出電流可以達(dá)到
關(guān)鍵字：電路設(shè)計(jì) FPGA BUCK電路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過(guò)闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

國(guó)產(chǎn)FPGA，走到哪一步了？

隨著人工智能（AI）技術(shù)的飛速發(fā)展，其應(yīng)用邊界不斷拓寬，從簡(jiǎn)單的圖像識(shí)別到復(fù)雜的自然語(yǔ)言處理，再到自動(dòng)駕駛、智能制造等前沿領(lǐng)域，AI 正以前所未有的速度改變著我們的世界。在這場(chǎng) AI 革命中，深度學(xué)習(xí)作為其核心驅(qū)動(dòng)力，不斷推動(dòng)著算法與模型的革新，同時(shí)也對(duì)計(jì)算資源提出了更為嚴(yán)苛的要求。誕生于 1985 年的 FPGA 雖然問(wèn)世時(shí)間不長(zhǎng)，但已經(jīng)憑借「可編程」的獨(dú)特優(yōu)勢(shì)，在百花齊放的芯片浪潮中奪得一席之地，成為 GPU 芯片的又一勁敵。FPGA 的特點(diǎn)FPGA 芯片是基于可編程器件（PAL、GAL、CPLD）發(fā)
關(guān)鍵字： FPGA

將ASIC IP核移植到FPGA上——明了需求和詳細(xì)規(guī)劃以完成充滿挑戰(zhàn)的任務(wù)

本文從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過(guò)闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第一篇，作為全球領(lǐng)先的驗(yàn)證解決方案和設(shè)計(jì)IP提供商，SmartDV的產(chǎn)品研發(fā)及
關(guān)鍵字： FPGA SmartDV

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布為其領(lǐng)先的小尺寸FPGA產(chǎn)品中再添一款邏輯優(yōu)化的全新萊迪思Certus-NX? FPGA器件。新產(chǎn)品包括兩款新器件，即Certus-NX-28?和Certus-NX-09?，擁有多種封裝選項(xiàng)，可提供行業(yè)領(lǐng)先的低功耗、小尺寸和可靠性以及靈活的遷移選項(xiàng)。這些器件旨在加速?gòu)V泛的通信、計(jì)算、工業(yè)和汽車應(yīng)用。萊迪思半導(dǎo)體產(chǎn)品營(yíng)銷副總裁Dan Mansur表示：“萊迪思致力于在小型、低功耗FPGA領(lǐng)域持續(xù)創(chuàng)新，為我們的客戶提供優(yōu)化的解決方案，滿足空間受限的應(yīng)用需求，
關(guān)鍵字：萊迪思 FPGA 小型FPGA

利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能

許多嵌入式系統(tǒng)的開發(fā)者都對(duì)使用基于FPGA的SoC系統(tǒng)感興趣，但是基于傳統(tǒng)HDL硬件描述語(yǔ)言的FPGA開發(fā)工具和復(fù)雜流程往往會(huì)令他們望而卻步。為了解決這一問(wèn)題，萊迪思的Propel工具套件提供了基于圖形化設(shè)計(jì)方法的設(shè)計(jì)環(huán)境，用于創(chuàng)建，分析，編譯和調(diào)試基于FPGA的嵌入式系統(tǒng)，從而完成系統(tǒng)軟硬件設(shè)計(jì)。萊迪思的Propel工具套件由兩部分組成：Propel Builder提供圖形化的SoC系統(tǒng)和硬件設(shè)計(jì)，通過(guò)拖放方式，選擇處理器和相關(guān)的外設(shè)與IP，通過(guò)圖形化的方式進(jìn)行配置和連接，從而完成系統(tǒng)層面的硬件設(shè)計(jì)；
關(guān)鍵字：軟件設(shè)計(jì)工具 FPGA 萊迪思

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，近日宣布推出兩款全新解決方案，進(jìn)一步鞏固其在安全硬件和軟件領(lǐng)域的領(lǐng)先地位，幫助客戶應(yīng)對(duì)系統(tǒng)安全領(lǐng)域日益嚴(yán)峻的挑戰(zhàn)。全新發(fā)布的萊迪思MachXO5D-NX?系列高級(jí)安全控制FPGA提供加密敏捷算法、集成閃存的硬件可信根功能以及故障安全（fail-safe）遠(yuǎn)程現(xiàn)場(chǎng)更新功能，實(shí)現(xiàn)可靠和安全的產(chǎn)品生命周期管理。此外，萊迪思還推出了最新版本的Lattice Sentry?解決方案集合，其新功能為客戶提供可定制的、基于FPGA的平臺(tái)固件保護(hù)恢復(fù)（PFR）解決方案，且支持最
關(guān)鍵字：萊迪思安全控制 FPGA 加密敏捷性硬件可信根

PWM原理及其對(duì)電機(jī)轉(zhuǎn)速控制的應(yīng)用

什么是PWMPWM（Pulse Width Modulation）簡(jiǎn)稱脈寬調(diào)制，是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在測(cè)量、通信、工控等方面?！?PWM的頻率是指在1秒鐘內(nèi)，信號(hào)從高電平到低電平再回到高電平的次數(shù)，也就是說(shuō)一秒鐘PWM有多少個(gè)周期，單位Hz。· PWM的周期T=1/f，T是周期，f是頻率。如果頻率為50Hz ，也就是說(shuō)一個(gè)周期是20ms，那么一秒鐘就有 50次PWM周期。· 占空比是一個(gè)脈沖周期內(nèi)，高電平的時(shí)間與整個(gè)周期時(shí)間的比例，單位是% (0%-1
關(guān)鍵字： PWM 電機(jī) 轉(zhuǎn)速控制

如何構(gòu)建脈寬調(diào)制信號(hào)發(fā)生器？看這一文

今天給大家分享的是：構(gòu)建脈寬調(diào)制信號(hào)發(fā)生器脈寬調(diào)制（PWM）是一種利用數(shù)字信號(hào)精確控制模擬設(shè)備的技術(shù)。脈寬調(diào)制信號(hào)由用于模擬變化的模擬電壓的電子脈沖組成。脈寬調(diào)制信號(hào)通常用于控制伺服系統(tǒng)、LED和直流電機(jī)等模擬設(shè)備。一、脈寬調(diào)制的工作原理在脈沖寬度調(diào)制中，高頻電脈沖序列被發(fā)送到設(shè)備為其供電，脈沖可由驅(qū)動(dòng)晶體管或功率MOS管生成。脈沖寬度調(diào)制信號(hào)出現(xiàn)在晶體管產(chǎn)生的高電壓和低電壓的周期中，信號(hào)從低電平循環(huán)到高電平所需的時(shí)間稱為周期持續(xù)時(shí)間。信號(hào)保持高電平的時(shí)間稱為脈沖寬度：脈沖寬度脈沖寬度與周期持續(xù)時(shí)間的比率
關(guān)鍵字：脈寬調(diào)制信號(hào)發(fā)生器 PWM 伺服電機(jī) 直流電機(jī)

基于NFC ST25DV-PWM簡(jiǎn)單易用的照明控制方案

在我們傳統(tǒng)的LED燈中，一般調(diào)節(jié)光的亮度大多使用拔動(dòng)開關(guān)等方式，在燈的生產(chǎn)過(guò)程中要手工一個(gè)一個(gè)地進(jìn)行調(diào)節(jié)，比較浪費(fèi)時(shí)間，而手工調(diào)試的結(jié)果，一致性很差。ST推出的ST25DV-PWM是經(jīng)過(guò)NFC讀寫進(jìn)行PWM控制調(diào)節(jié)LED燈的亮度，工廠生產(chǎn)既方便、省時(shí)而一致性俱佳，可大大提升生產(chǎn)效率，非常適合LED燈的應(yīng)用。這是一個(gè)基于NFC近場(chǎng)通信的技術(shù)應(yīng)用，工作在13.56MHz頻率，讀寫距離可以在10-30cm，依賴天線的大小和設(shè)計(jì)。在目前的各類產(chǎn)品，NFC得到廣泛的應(yīng)用，如我們家居的智能門鎖、手機(jī)等，我們可以很方
關(guān)鍵字： NFC ST25DV-PWM 照明控制

采用創(chuàng)新的FPGA 器件來(lái)實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

摘要本文根據(jù)完整的基準(zhǔn)測(cè)試，將Achronix Semiconductor公司推出的Speedster7t FPGA與GPU解決方案進(jìn)行比較，在運(yùn)行同一個(gè)Llama2 70B參數(shù)模型時(shí)，該項(xiàng)基于FPGA的解決方案實(shí)現(xiàn)了超越性的LLM推理處理。采用 FPGA 器件來(lái)加速LLM 性能，在運(yùn)行 Llama2 70B 參數(shù)模型時(shí)，Speedster7t FPGA 如何與 GPU 解決方案相媲美？證據(jù)是令人信服的——Achronix Speedster7t FPGA通過(guò)提供計(jì)算能力、內(nèi)存帶寬和卓越能效的最佳組合，在
關(guān)鍵字： Achronix FPGA

FPGA比單片機(jī)厲害嗎？

01 前言做單片機(jī)開發(fā)的工程師，一般都會(huì)接觸FPGA。有讀者大概問(wèn)了這樣的問(wèn)題：FPGA能做什么？比單片機(jī)厲害嗎？這么說(shuō)吧，F(xiàn)PGA在某方面也能實(shí)現(xiàn)單片機(jī)做的事，在某些領(lǐng)域，F(xiàn)PGA遠(yuǎn)比單片機(jī)強(qiáng)的多。當(dāng)然，F(xiàn)PGA和單片機(jī)各有各的特點(diǎn)，在應(yīng)用上也有一些區(qū)別，本文主要說(shuō)下FPGA厲害的地方。02 關(guān)于FPGAFPGA（現(xiàn)場(chǎng)可編程門陣列）是一種可編程的硬件設(shè)備，通過(guò)編程可以定義其內(nèi)部邏輯電路的結(jié)構(gòu)和功能，具有高度的靈活性和可定制性。下面說(shuō)說(shuō)FPGA常見的幾大應(yīng)用的領(lǐng)域：通信系統(tǒng)FPGA在通信領(lǐng)域的應(yīng)用可以說(shuō)是
關(guān)鍵字： FPGA 單片機(jī)