fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

基于Nios II軟核的多核處理器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)了一個(gè)基于FPGA解決方案的多核處理器系統(tǒng)，整體上提高了系統(tǒng)性能，解決了單核處理能力提升受到的制約。通過(guò)對(duì)多核系統(tǒng)體系結(jié)構(gòu)和核間通信技術(shù)的研究，最終實(shí)現(xiàn)了一個(gè)利用互斥核實(shí)現(xiàn)資源共享的雙Nios II軟核處理器系統(tǒng)，并在Altera公司的FPGA開(kāi)發(fā)板DE2上進(jìn)行測(cè)試，測(cè)試結(jié)果表明所設(shè)計(jì)的雙核系統(tǒng)能穩(wěn)定運(yùn)行。
關(guān)鍵字： FPGA Nios II 雙核互斥核 RISC 201405

Altera徹底改變基于FPGA的浮點(diǎn)DSP

　　Altera公司日前宣布在FPGA浮點(diǎn)DSP性能方面實(shí)現(xiàn)了變革。Altera是第一家在FPGA中集成硬核IEEE?754兼容浮點(diǎn)運(yùn)算功能的可編程邏輯公司，前所未有的提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。硬核浮點(diǎn)DSP模塊集成在正在發(fā)售的Altera?20?nm?Arria?10?FPGA和SoC中，也集成在14?nm?Stratix?10?FPGA和SoC中。集成硬核浮點(diǎn)DSP模塊結(jié)合先進(jìn)的高級(jí)工
關(guān)鍵字： Altera FPGA DSP

Altera與臺(tái)積用先進(jìn)技術(shù)打造Arria 10 FPGA與SoC

　　Altera公司與臺(tái)積公司今日共同宣布雙方攜手合作采用臺(tái)積公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為Altera公司打造20?nm?Arria??10?FPGA與?SoC，Altera公司成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司，成功提升其20?nm器件系列的質(zhì)量、可靠性和效能?！　ltera公司全球營(yíng)運(yùn)及工程副總裁Bill?Mazotti表示：「臺(tái)積公司提供了一項(xiàng)非常先進(jìn)且高度整合的封裝解決方案來(lái)支持我們的Arria?10&
關(guān)鍵字： SoC FPGA Altera 臺(tái)積

Altera公司與臺(tái)積公司攜手合作采用先進(jìn)封裝技術(shù)打造Arria 10 FPGA與 SoC

　　Altera公司?(Nasdaq:?ALTR)?與臺(tái)積公司今日共同宣布雙方攜手合作采用臺(tái)積公司擁有專利的細(xì)間距銅凸塊封裝技術(shù)為Altera公司打造20?nm?Arria??10?FPGA與?SoC，Altera公司成為首家采用此先進(jìn)封裝技術(shù)進(jìn)行量產(chǎn)的公司，成功提升其20?nm器件系列的質(zhì)量、可靠性和效能?！　ltera公司全球營(yíng)運(yùn)及工程副總裁Bill?Mazotti表示：「臺(tái)積公司提供了一項(xiàng)非常先進(jìn)且
關(guān)鍵字： SoC FPGA Altera

一種基于FPGA的多通道高速采樣系統(tǒng)設(shè)計(jì)

摘要：旋轉(zhuǎn)機(jī)械的振動(dòng)監(jiān)測(cè)，對(duì)于機(jī)械的安全運(yùn)行和提高設(shè)備利用率有重大意義。利用FPGA的并行處理能力，采用高速可編程FPGA模塊和嵌入式開(kāi)發(fā)的結(jié)合方式，提出了一種基于FPGA的高速、多通道、同步采樣實(shí)現(xiàn)方法。闡述了對(duì)于高速AD芯片的控制，硬件的布局布線，以及對(duì)于系統(tǒng)的功能要求，進(jìn)行了軟硬件的設(shè)計(jì)和調(diào)試。通過(guò)仿真和實(shí)驗(yàn)的結(jié)果表明，對(duì)于信號(hào)發(fā)生器發(fā)出的高頻率正弦波，上位機(jī)上能夠顯示出完好的波形，即基于FPGA的采樣設(shè)計(jì)能夠達(dá)到多通道，高速采樣的要求，可以實(shí)現(xiàn)對(duì)高速旋轉(zhuǎn)機(jī)械振動(dòng)的實(shí)時(shí)監(jiān)測(cè)。 0 引言大型旋轉(zhuǎn)
關(guān)鍵字： FPGA EP3C25Q240

超聲波瓶體厚度檢測(cè)及其材料分類的研究，保障公共安全

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：超聲波瓶體厚度檢測(cè) FPGA 人工神經(jīng)網(wǎng)絡(luò)算法

基于FPGA的行人檢測(cè)系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)智能視頻監(jiān)控

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA 行人檢測(cè) 背景建模多尺度檢測(cè) Adaboost算法

基于ARM+FPGA的視頻采集處理系統(tǒng)設(shè)計(jì)

摘要：設(shè)計(jì)了一種可進(jìn)行實(shí)時(shí)視頻采集、壓縮和傳輸?shù)囊曨l采集處理系統(tǒng)。該系統(tǒng)充分結(jié)合FPGA和ARM的硬件優(yōu)勢(shì)，實(shí)現(xiàn)了設(shè)備接口和視頻信號(hào)處理的全數(shù)字化，易與信號(hào)處理新技術(shù)相結(jié)合，系統(tǒng)結(jié)構(gòu)緊湊，體積小巧、響應(yīng)快速;基于FPGA的前端處理更增加了圖像處理算法升級(jí)的靈活性，適用于工業(yè)遠(yuǎn)程監(jiān)控等多種場(chǎng)合。關(guān)鍵詞：圖像傳感器;FPGA;視頻壓縮;ARM;以太網(wǎng) Abstract: To collect data in high speed and be simple in the structure, a Vid
關(guān)鍵字： ARM FPGA

測(cè)量軟件引領(lǐng)射頻與通信行業(yè)變革

　　美國(guó)國(guó)家儀器公司?(National?Instruments,?簡(jiǎn)稱?NI)作為企業(yè)贊助商參加于2014年4月8日至10日在北京國(guó)際會(huì)議中心舉辦的第二屆電子設(shè)計(jì)創(chuàng)新會(huì)議(EDI?CON)。NI在此次會(huì)議上向與會(huì)嘉賓展示了其基于LabVIEW?RIO架構(gòu)的新一代矢量信號(hào)收發(fā)儀，掀起了軟件引領(lǐng)射頻與通信行業(yè)進(jìn)行變革的浪潮?！　∫蛔哌M(jìn)北京國(guó)際會(huì)議中心位于一樓的EDI?CON展廳，迎面就可以看到NI與其子公司AWR的54平米聯(lián)合展位。NI向
關(guān)鍵字： NI EDI FPGA MIMO

基于FPGA和AD1836的I2S接口設(shè)計(jì)與實(shí)現(xiàn)

引言 AD1836是ADI公司新推出的一款高性能的單片聲碼器，適用于數(shù)字音頻系統(tǒng)。它采用5V供電，數(shù)字接口輸入輸出電平為L(zhǎng)VTTL電平，可以直接和一般的FPGA連接。 AD1836集成了3路立體的D/A和兩路立體的A/D，參考電壓為2.25V，為了降低信號(hào)的干擾，模擬信號(hào)的輸入輸出均采用差分的形式，輸入輸出模擬信號(hào)的最大峰峰值為5.6V。系統(tǒng)時(shí)鐘為12.288MHz，數(shù)據(jù)采樣率最高為96kHz，采樣位數(shù)最高為24位，可以通過(guò)SPI口方便地對(duì)內(nèi)部功能寄存器進(jìn)行配置，從而選擇相應(yīng)的功能，例如：時(shí)鐘、工作
關(guān)鍵字： FPGA AD1836

萊迪思適用于小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入的ECP5 FPGA產(chǎn)品系列

　　萊迪思半導(dǎo)體公司日前宣布推出ECP5?產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。ECP5產(chǎn)品系列“打破陳規(guī)”，提供基于SERDES的解決方案，幫助設(shè)計(jì)者快速添加功能和特性輔助ASIC和ASSP設(shè)計(jì)，降低開(kāi)發(fā)風(fēng)險(xiǎn)，迅速克服產(chǎn)品上市時(shí)間帶來(lái)的挑戰(zhàn)?！　∪R迪思優(yōu)化了ECP5系列產(chǎn)品架構(gòu)，從而使得使低于100K?LUT的器件能夠?qū)崿F(xiàn)其最大的價(jià)值，作為ASIC和ASSP的輔助芯片完成關(guān)鍵功能。相比競(jìng)爭(zhēng)對(duì)手的解決方案，我們的成本
關(guān)鍵字：萊迪思 ECP5 TRIAX FPGA

大聯(lián)大控股世平推出電能質(zhì)量分析管理在線監(jiān)測(cè)系統(tǒng)方案

　　2014年4月15日，致力于亞太地區(qū)市場(chǎng)的領(lǐng)先電子元器件分銷商---大聯(lián)大控股宣布，其旗下世平推出基于ADI、Freescale?芯片的電力線監(jiān)控系統(tǒng)方案?！　‰娏π袠I(yè)是關(guān)系國(guó)計(jì)民生的基礎(chǔ)性行業(yè)，如何確保現(xiàn)代電網(wǎng)的安全性、可靠性、經(jīng)濟(jì)性、綠色環(huán)保已經(jīng)成為全球范圍內(nèi)的挑戰(zhàn)。現(xiàn)代電網(wǎng)的內(nèi)涵包括實(shí)現(xiàn)以抵御事故擾動(dòng)為主的安全穩(wěn)定運(yùn)行，降低大規(guī)模停運(yùn)風(fēng)險(xiǎn);使分布式電源得到有效的利用;提高用戶用電的效率和電能質(zhì)量;提高電網(wǎng)資產(chǎn)的利用率等等?？梢詫?shí)現(xiàn)對(duì)電能的在線監(jiān)測(cè)，對(duì)采集數(shù)據(jù)的分析、處理，并生成各種電能
關(guān)鍵字：大聯(lián)大 GPRS 元器件 PWM

基于DSP+FPGA的通用SSR信號(hào)處理機(jī)設(shè)計(jì)

0 引言二次雷達(dá)(Secondary Surveillance Radar,SSR)目標(biāo)識(shí)別系統(tǒng)能夠通過(guò)發(fā)射特定的射頻脈沖序列對(duì)裝有應(yīng)答機(jī)的目標(biāo)進(jìn)行“一問(wèn)一答”式的詢問(wèn)，由應(yīng)答機(jī)的應(yīng)答脈沖碼獲得目標(biāo)的高度、編號(hào)等信息。航管二次雷達(dá)常用的基本工作模式為傳統(tǒng)的A/C模式和新近的S模式。 A模式提供飛機(jī)的代碼，C模式提供飛機(jī)的高度碼。但是，傳統(tǒng)的A/C 模式存在一些技術(shù)缺陷，如多目標(biāo)代碼交織、重疊、多徑反射，同步竄擾，異步干擾等。這在大型航空港等飛機(jī)非常密集的地方，時(shí)間不同步和混淆
關(guān)鍵字： DSP FPGA

IR全新D類音頻芯片組優(yōu)化音頻放大器性能

???　全球功率半導(dǎo)體和管理方案領(lǐng)導(dǎo)廠商?-?國(guó)際整流器公司?(International?Rectifier，簡(jiǎn)稱IR)推出全新D類音頻芯片組，內(nèi)含IRS20965數(shù)字音頻驅(qū)動(dòng)器IC，可提供受保護(hù)的脈沖寬度調(diào)制?(PWM)?開(kāi)關(guān)和完整的音頻MOSFET?，旨在為高性能D類音頻放大器產(chǎn)品作出優(yōu)化?！　RS20965具有高側(cè)和低側(cè)獨(dú)立浮動(dòng)脈沖寬度調(diào)制輸入，能夠從外部的脈沖寬度調(diào)制控制器進(jìn)行死區(qū)時(shí)間控制。新I
關(guān)鍵字： IR PWM IRS20965 音頻

便于FPGA市場(chǎng)現(xiàn)狀和發(fā)展前景展望

通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè)，其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展，現(xiàn)今半導(dǎo)體周期越來(lái)越短，且每一個(gè)周期都有典型應(yīng)用作為拉動(dòng)點(diǎn)，比如過(guò)去的PC、后來(lái)的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但不同的是，當(dāng)ASIC和ASSP蕭條的時(shí)候，往往迎來(lái)FPGA的大發(fā)展。2008年以來(lái)的金融危機(jī)使得半導(dǎo)體行業(yè)平均跌幅大于10%，但是市場(chǎng)數(shù)據(jù)卻顯示FPGA行業(yè)依然強(qiáng)勁增長(zhǎng)。危機(jī)和低迷使ASIC和ASSP制造者為謹(jǐn)慎起見(jiàn)，不敢貿(mào)然推出新產(chǎn)品，避免巨大的NRE費(fèi)用。而FPGA恰好能迎合這一需求。全球FPGA
關(guān)鍵字： FPGA ASIC ASSP