FIFO在FPGA設計中除了上篇所介紹的功能之外, 還有以下作為以下功能使用:
(1) 內存申請
在軟件設計中,使用malloc()和free()等函數可以用于內存的申請和釋放。特別是在有操作系統(tǒng)的環(huán)境下,可以保證系統(tǒng)的內存空間被動態(tài)的分配和使用,非常的方便。如果在FPGA內部實現此動態(tài)的內存分配和申請,相對來說較為復雜,例如某些需要外部數據存儲且需動態(tài)改變的應用需求下,需要對FPGA外部DDR(或SRAM等)的存儲空間,進行動態(tài)的分配和釋放。通過使用FIFO作為內存分配器,雖然比不上軟件
關鍵字:
FPGA FIFO SRAM
FIFO是FPGA內部一種常用的資源,可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO,其區(qū)別主要是,讀寫的時鐘是否為同一時鐘,如使用一個時鐘則為同步FIFO,讀寫時鐘分開則為異步FIFO。一般來說,較大的FIFO可以選擇使用內部BLOCK RAM資源,而小的FIFO可以使用寄存器資源例化使用。
一般來說,FIFO的主要信號包括:
實際使用中,可編程滿的信號(XILINX 的FIFO)較為常用,ALTERA的FIFO中,可以通過寫深度(即寫入
關鍵字:
FPGA FIFO RAM
“可穿戴”設備是指人體可穿戴的微型電子產品,通常與現有配飾(如手表)集成或者取而代之。在物聯網技術的支持下,該細分市場正迅猛發(fā)展,因此對于更小型化、更直觀的設備的需求也在快速提升。目前,智能手表、智能眼鏡以及體育與健身活動跟蹤器等體現出這一發(fā)展趨勢。除了消費類市場之外,醫(yī)療行業(yè)也對身體狀況與功能的監(jiān)控設備有著更高的需求。
可穿戴設備中最重要的電子組件就是微控制器(MCU)。由于這些MCU不但需要尺寸小,而且還需要執(zhí)行更多功能,因此,集成成為了另一大要素。我們將會在本文中探
關鍵字:
可穿戴設備 MCU PWM
在實際的應用中,雖然有源蜂鳴器控制簡單,缺陷是成本比較高,在潮濕的環(huán)境用久了,容易損壞。而無源蜂鳴器彌補了有源蜂鳴器缺點,但問題是無源蜂鳴器需要PWM驅動。在系統(tǒng)的設計中,微控制器的PWM資源往往是比較緊張的,同時使用PWM驅動也加大了軟件開發(fā)的難度。接下來筆者將引領大家學習如何設計一個無需PWM也能驅動無源蜂鳴器的低成本電路。
1.1 無源蜂鳴器常規(guī)驅動電路
?
圖1 無源蜂鳴器常規(guī)驅動電路
如圖1所示,此圖為無源蜂鳴器的常規(guī)驅動電路。需要在輸入端輸入一定頻
關鍵字:
蜂鳴器 PWM 微控制器
在PWM和電子鎮(zhèn)流器當中,半橋電路發(fā)揮著重要的作用。半橋電路由兩個功率開關器件組成,它們以圖騰柱的形式連接在一起,并進行輸出,提供方波信號。本篇文章將為大家介紹半橋電路的工作原理,以及半橋電路當中應該注意的一些問題,希望能夠幫助電源新手們更快的理解半橋電路。
首先我們先來了解一下半橋電路的基本拓撲:
?
半橋電路的基本拓撲電路圖
電容器C1和C2與開關管Q1、Q2組成橋,橋的對角線接變壓器T1的原邊繞組,故稱半橋變換器。如果此時C1=C2,那么當某一開關管導通
關鍵字:
半橋電路 PWM 電子鎮(zhèn)流器
在項目設計初期,基于硬件電源模塊的設計考慮,對FPGA設計中的功耗估計是必不可少的。筆者經歷過一個項目,整個系統(tǒng)的功耗達到了100w,而單片FPGA的功耗估計得到為20w左右,有點過高了,功耗過高則會造成發(fā)熱量增大,溫度高最常見的問題就是系統(tǒng)重啟,另外對FPGA內部的時序也不利,導致可靠性下降。其它硬件電路的功耗是固定的,只有FPGA的功耗有優(yōu)化的余地,因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設計。筆者項目經歷尚淺,還是第一次正視功耗這碼事兒,由于項目時間比較緊,而且xilinx方
關鍵字:
FPGA 低功耗 RTL
摘要:網絡報文數據的記錄和分析在智能化變電站中尤為重要,通過對整個通信過程的記錄可以為事故分析及運行維護提供依據。本文提出了一種基于FPGA技術、結合相關通信協議的報文數據分析系統(tǒng)的設計方案,實現了報文數據分析系統(tǒng)的各功能子模塊,通過仿真運行驗證了系統(tǒng)良好的處理能力。
引言
隨著計算機技術、通信技術及網絡技術的迅速發(fā)展,基于這三種核心技術的自動化智能裝置在電網控制中的作用越來越突出。其中以交換式以太網和光纖光纜實現的網絡通信系統(tǒng)已經逐漸成為變電站的重要單元。
如何記錄、分析某個智能單
關鍵字:
FPGA 以太網 IEC61850 PHY CPU MAC 201411
摘要:隨著視頻壓縮技術的不斷發(fā)展,單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進行傳輸,一個百兆網口可以傳輸多達10多路的IP視頻信號。目前的服務器單純依靠CPU進行軟解碼已經顯得非常吃力[1];匹配高性能的服務器或者配置多臺服務器卻有存在高成本的壓力。針對這些現狀,本文設計了一個基于TI的DaVinci?平臺的網絡視頻解碼系統(tǒng)。驗證結果顯示,采樣該網絡視頻解碼系統(tǒng),可以使得單臺服務器增加上百路的IP視頻解碼,同時不影響服務器的其它性能,性能可靠且成本有很大優(yōu)勢。
1 TI 8
關鍵字:
DaVinci IP視頻 CPU Linux FPGA 201411
1 緒言
1.1 太陽能智能晾衣架簡介
晾衣架作為每天使用的家居用品,如今已經成為許多家庭的生活必需品。作為消費者來說,選擇品牌關鍵是貨真價實。其結構、用料、做工等均是不可或缺的商品組成部分,質量和售后服務更是該行業(yè)生產商生存與發(fā)展的永恒構成自動晾衣架是升降晾衣架的另一種稱謂,早在2000年前出現的一種晾曬衣服的用具,現時有手搖的和遙控的兩大類,這種產品剛出來時晾桿是用不銹鋼圓管做的,款式單一,只是作為一種方便晾曬衣服的工具,但隨著時間的推移,生產晾衣架的廠家越來越多,競爭越來越大,廠家各
關鍵字:
太陽能 PWM EVK1100
采集數據的有效傳輸和存儲轉發(fā)技術的發(fā)展保證了數字圖像在現實中廣泛應用。如今,從多媒體通信領域的遠程教育、圖像監(jiān)視到醫(yī)學上的遠程會診,都和數據的有效傳輸及存儲轉發(fā)技術息息相關。在國防工業(yè)領域,圖像數據的采集存儲和連續(xù)有效轉發(fā)也起著巨大的作用,航空遙感圖像和衛(wèi)星遙感圖像的處理加工,電視制導中數據視頻圖像的傳輸,都離不開圖像傳輸存儲技術。本文設計的基于Flash的高速大容量固態(tài)數據存儲器,采用了基于LVDS的數據傳輸方式傳輸兩路高速圖像數據,實現圖像數據的高速實時存儲。不僅具有處理速度快、設計靈活性高等特點
關鍵字:
LVDS 數據存儲器 FPGA
項目背景及可行性分析
項目名稱、項目的主要內容及目前的進展情況
項目主要內容:聲音分離的研究在聲音通信、聲學目標檢測等方面都有著重要的理論和實用價值;聲源分離技術在機器聽覺、安保監(jiān)控、軍事等領域具有特別的應用。目前,嘈雜背景下,單聲源定位與增強,已有所應用;但多聲源情景下的定位與分離,由于算法和硬件復雜,還很少走向應用。本項目通過構建麥克風陣列信號采集硬件,實現FPGA聲音分離算法,以完成兩個或兩個以上聲源的三維定位和分離,利用FPGA的并行性,以達到實時性的目標。項目難點在于,制作信號采
關鍵字:
FPGA NE5532 AD73360
7.1.3 虹膜外邊緣的確定
(1) 虹膜外邊緣的特征分析
由圖1中所示的虹膜圖像可以看出,虹膜外邊緣的主要特點是:較相對與虹膜內邊緣而言,邊緣處灰度變化不是特別明顯,有一小段漸變的區(qū)域。也就是說,虹膜內部灰度趨近于一致這個事實,在參考文獻[8]中,介紹的環(huán)量積分算子應該式是一種有效的方法。
即:
?
(7-10)
(2) 采用環(huán)量積分算子實現虹膜外邊緣的檢測
如上分析,虹膜環(huán)量積分算子是檢測虹膜外邊緣的一種有效手段,為了克服虹膜紋理對環(huán)量線
關鍵字:
FPGA 虹膜識別 CMOS
項目信息
1.項目名稱:基于FPGA的混沌加密虹膜識別系統(tǒng)設計
2.應用領域:工業(yè)控制、科研、醫(yī)療、安檢
3.設計摘要:
基于虹膜的生物識別技術是一種最新的識別技術,通過一定的虹膜識別算法,可以達到十分優(yōu)異的準確性。隨著虹膜識別技術的發(fā)展,它的應用領域越來越寬,不僅在高度機密場所應用,并逐步推廣到機場、銀行、金融、公安、出入境口岸、安全、網絡、電子商務等場合。在研究了虹膜識別算法,即預處理、特征提取和匹配的基礎上,我們設計了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統(tǒng)。本系
關鍵字:
FPGA 虹膜識別 CMOS
1.引言
隨著工業(yè)技術的發(fā)展,在航空、軍事、機械制造領域等需要多個電機同時驅動一個或多個工作部件進行協調控制的場合越來越多。傳統(tǒng)的控制系統(tǒng)多采用單一電機實現單軸控制,電機的輸出轉矩有一定的限制,當傳動系統(tǒng)需要較大的驅動功率時,必須特制功率與之相匹配的驅動電機和驅動器,使得系統(tǒng)的成本上升,而且過大的輸出功率的電機受到制造工藝和電機性能的影響,大功率的驅動器的研制也會受到半導體功率器件的限制[1].電機在實時跟隨同一目標轉速的同時。還需要保持兩電機問的轉速同步,否則便會導致后面的機械傳動精度下降。針
關鍵字:
svpwm 電機控制 PWM
引言
在工業(yè)系統(tǒng)中選擇器件需要考慮多個因素,其中包括:性能、工程變更的成本、上市時間、人員的技能、重用現有IP/程序庫的可能性、現場升級的成本,以及低功耗和低成本。
工業(yè)市場的近期發(fā)展推動了對具有高集成度、高性能、低功耗FPGA器件的需求。設計人員更喜歡網絡通信而不是點對點通信,這意味著可能需要額外的控制器用于通信,進而間接增加了BOM成本、電路板尺寸和相關NRE(一次性工程費用)成本。
總體擁有成本用于分析和估計購置的壽命周期成本,它是所有與設計相關的直接和間接成本的擴展集,包括工
關鍵字:
FPGA SoC 永磁同步電機
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473