在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>

    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>
      

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
      2. 

          3. <center id="6qfwx"><dl id="6qfwx"></dl></center>
            


            
	
  	
            
	
            
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
            




            
	EEPW首頁 >> 
	主題列表 >> 
	fpga-nios
            

            
	
            
    	
            
    	  	
            
              	
                                
            
                  

                                
            
                    
            FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：  LogicLock邏輯鎖定工具使用技巧
            
                                                            
              
                    	
            • 邏輯鎖定方法學（LogicLock Methodology）內(nèi)容就是在設(shè)計時采用邏輯鎖定的基于模塊設(shè)計流程（LogicLock block-based design flow），來達到固定單模塊優(yōu)化的目的。這種設(shè)計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設(shè)計者獨立優(yōu)化他的設(shè)計，并把所用資源鎖定。
              • 
                    	                        
            • 關(guān)鍵字：
                        QuartusII  LogicLock  FPGA  邏輯鎖定工具                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            使用FPGA 控制VGA 顯示
            
                                                            
              
                    	
            • 顯示器因為其輸出信息量大，輸出形式多樣等特點已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計的常用輸出設(shè)備。在 FPGA 的設(shè)計中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發(fā)板/學習板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設(shè)計的參考，如果在使用這個例子的過程
              • 
                    	                        
            • 關(guān)鍵字：
                        VGA  接口  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：  典型實例-SignalTap II功能演示
            
                                                            
              
                    	
            • 本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中，將主要講解下面知識點。
              • 
                    	                        
            • 關(guān)鍵字：
                        QuartusII  SignalTapII  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            如何有效防止FPGA設(shè)計被克??？
            
                                                            
              
                    	
            • 據(jù)估計，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個市場份額的10%，這一數(shù)據(jù)得到了美國反灰色市場和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個行業(yè)組織。據(jù)該組織估計，制造商因盜版造成的損失超過1000億美元，而對最終用戶來說，信譽損毀和可靠性問題帶來的隱性成本則更難以確定。
              • 
                    	                        
            • 關(guān)鍵字：
                        AGMA  可編程邏輯  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：  典型實例-LogicLock功能演示
            
                                                            
              
                    	
            • 本節(jié)旨在通過Quartus軟件自帶的工程實例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點。
              • 
                    	                        
            • 關(guān)鍵字：
                        QuartusII  LogicLock  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)
            
                                                            
              
                    	
            •  針對機載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設(shè)計的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實驗證明了設(shè)計的可行性。
              • 
                    	                        
            • 關(guān)鍵字：
                        SDX總線  Wishbone總線  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于FPGA的DDR內(nèi)存條的控制研究
            
                                                            
              
                    	
            • 隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計的注意事項，以及如何使用FPGA實現(xiàn)對DDR內(nèi)存條的控制，最后給出控制的仿真波形。
              • 
                    	                        
            • 關(guān)鍵字：
                        DDR  內(nèi)存條  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA系統(tǒng)設(shè)計的仿真驗證之： FPGA設(shè)計仿真驗證的原理和方法
            
                                                            
              
                    	
            • 嚴格來講，F(xiàn)PGA設(shè)計驗證包括功能與時序仿真和電路驗證。仿真是指使用設(shè)計軟件包對已實現(xiàn)的設(shè)計進行完整測試，模擬實際物理環(huán)境下的工作情況。
              • 
                    	                        
            • 關(guān)鍵字：
                        仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用
            
                                                            
              
                    	
            • 介紹了LVDS技術(shù)的原理，對LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用，并通過其在DAC系統(tǒng)中的應(yīng)用實驗進一步說明了LVDS接口的優(yōu)點。
              • 
                    	                        
            • 關(guān)鍵字：
                        LVDS接口  高速數(shù)據(jù)傳輸  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA控制CLC5958型A/D轉(zhuǎn)換器高速PCI采集
            
                                                            
              
                    	
            • 　隨著信息技術(shù)的發(fā)展，基于微處理器的數(shù)字信號處理在測控、通訊、雷達等各個領(lǐng)域得到廣泛的應(yīng)用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號數(shù)字化。美國國家半導(dǎo)體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器（如CLC5958）就非常適用于需要高速、高分辨率的信號采集系統(tǒng)。
              • 
                    	                        
            • 關(guān)鍵字：
                        CLC5958型  A/D轉(zhuǎn)換器  FPGA  PCI                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA系統(tǒng)設(shè)計的仿真驗證之：  功能仿真和時序仿真的區(qū)別和實現(xiàn)方法
            
                                                            
              
                    	
            • 這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應(yīng)的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設(shè)計里面會經(jīng)常使用到。
              • 
                    	                        
            • 關(guān)鍵字：
                        仿真驗證  功能仿真  FPGA  時序仿真                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數(shù)據(jù)傳輸?shù)牡脑O(shè)計與實現(xiàn)
            
                                                            
              
                    	
            • 設(shè)計了在FPGA與DSP之間進行圖像數(shù)據(jù)傳輸?shù)挠布Y(jié)構(gòu)，介紹了EDMA的工作原理、傳輸參數(shù)配置和EDMA的傳輸流程。在開發(fā)的實驗平臺上實現(xiàn)了這一傳輸過程。借助TI公司的DSP調(diào)試平臺CCS把接收到的圖像數(shù)據(jù)恢復(fù)成圖像，驗證了傳輸過程的正確性和穩(wěn)定性。
              • 
                    	                        
            • 關(guān)鍵字：
                        EDMA  數(shù)據(jù)傳輸  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA系統(tǒng)設(shè)計的仿真驗證之：  仿真測試文件（Testbench）的設(shè)計方法
            
                                                            
              
                    	
            • 隨著設(shè)計量和復(fù)雜度的不斷增加，數(shù)字設(shè)計驗證變得越來越難，所消耗的成本也越來越高。面對這種挑戰(zhàn)，驗證工程師必須依靠相應(yīng)的驗證工具和方法才行。對于大型的設(shè)計，比如上百萬門的設(shè)計驗證，工程師必須使用一整套規(guī)范的驗證工具；而對于較小的設(shè)計，使用具有HDL testbench的仿真器是一個不錯的選擇。
              • 
                    	                        
            • 關(guān)鍵字：
                        仿真驗證  仿真測試文件  FPGA  Testbench                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于D類功率放大的高效率音頻功率放大器設(shè)計
            
                                                            
              
                    	
            • 為提高功放效率，以適應(yīng)現(xiàn)代社會高效、節(jié)能和小型化的發(fā)展趨勢，以D類功率放大器為核心，以單片機89C51和可編程邏輯器件（FPGA）進行控制及時數(shù)據(jù)的處理，實現(xiàn)了對音頻信號的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào)，并增加了短路保護斷電功能，輸出噪聲低。系統(tǒng)可對功率進行計算顯示，具有4位數(shù)字顯示，精度優(yōu)于5%
              • 
                    	                        
            • 關(guān)鍵字：
                        音頻放大器  D類功率放大  FPGA                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之： 創(chuàng)建工程設(shè)計文件
            
                                                            
              
                    	
            • Quartus II軟件將工程信息存儲在Quartus II工程配置文件中，如表5.1所示。它包含有關(guān)Quartus II工程的所有信息，包括設(shè)計文件、波形文件、SignalTap? II文件、內(nèi)存初始化文件以及構(gòu)成工程的編譯器、仿真器和軟件構(gòu)建設(shè)置。
              • 
                    	                        
            • 關(guān)鍵字：
                        QuartusII  編譯器  FPGA  仿真器                          
              • 
                   	
            
                    
            
                
            
                                                

                
            
	                
            
		                	
            
	
            
	共6498條
	76/434		|‹
			«
																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																	74																75																76																77																78																79																80																81																82																83																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																												»
			›|
		
	
            
		                
            
	               	
            
                
            
        	
            
            
            
        
            
	
            
	
            
  		
            
    		
            
      			
            
          			
            fpga-nios介紹
            
      			
            
		      	
            
		      			      			      	您好，目前還沒有人創(chuàng)建詞條fpga-nios!
             
		      	歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條
		      			      	
            
    		
            
  		
            
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
            
    		
            
      			
            
        			
            熱門主題
            
      			
            
      			
            
       	          						樹莓派   
					linux   
      			
            
    		
            
  		
            
		
            
	
            
	
            

            

            
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
            
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473