在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fpga-ask

            基于CycloneII和MSP430的網(wǎng)絡(luò)數(shù)據(jù)加密實現(xiàn)

            基于NiosII的視頻采集與DVI成像研究及實現(xiàn)

            • 摘要:采用FPGA作為視頻采集控制和圖像處理芯片,配置NiosII軟核,在FPGA片內(nèi)完成圖像處理和圖像顯示控制,...
            • 關(guān)鍵字: FPGA  NiosII  DVI  圖像采集  

            基于FPGA實現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)

            • 主要介紹基于FPGA實現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計。該系統(tǒng)主要包括軟件和硬件兩部分:硬件主要采用FPGA芯片,AD7982-1,ADG406和運放AD824來搭建硬件平臺;軟件包括FPGA程序和事后數(shù)據(jù)處理程序。系統(tǒng)采用動態(tài)8位量化方式克服了固定8位量化對信號采集精度的影響,目前已成功用于產(chǎn)品中。
            • 關(guān)鍵字: FPGA  多路  采集系統(tǒng)  模擬信號    

            低碼率語音編碼MELP聲碼器的SOPC實現(xiàn)

            • 摘要:討論了低碼率語音編碼MELP的編解碼過程,有效降低了語音編碼碼率并能使說話者個人語音特征減弱,特...
            • 關(guān)鍵字: SOPC  MELP  語音編碼  FPGA  NiosII  

            SignalTapII ELA的FPGA在線調(diào)試技術(shù)

            • 通過對FPGA內(nèi)部信號的捕獲測試,可以實現(xiàn)對系統(tǒng)設(shè)計缺陷的實時分析和修正。與外部測試設(shè)備相比,可以總結(jié)出SignalTapII ELA的幾點優(yōu)越性:不占用額外的I/O引腳,不占用PCB上的空間,不破壞信號的時序和完整性,不需額外費用;從多方面證實,該測試手段可以減少調(diào)試時間,縮短設(shè)計周期。
            • 關(guān)鍵字: SignalTapII  FPGA  ELA  在線調(diào)試    

            誰會在代工投資“盛宴”中缺席?

            •   在前3年之前全球代工總是在看前4大的動向,包括臺積電、聯(lián)電、中芯國際及特許。然而,臺積電一家獨大,聯(lián)電居老二似乎也相安無事。   自AMD分出Globalfoundries,及ATIC又兼并特許,再把Globalfoundries與特許合并在一起。表面上看少了一個特許,實際上由于Globalfoundries在其金主支持下積極建新廠,在代工業(yè)界引發(fā)了波浪,至少誰將成為老二成為話題。   加上存儲器大享三星近期開始投資代工,放言要接高通的手機芯片訂單;加上fabless大廠Xilinx改變策略,把2
            • 關(guān)鍵字: 臺積電  FPGA  28nm  

            基于FPGA的RS485接口誤碼測試儀的設(shè)計和實現(xiàn)

            • 介紹了一種基于FPGA的誤碼測試儀的設(shè)計原理、實現(xiàn)過程及調(diào)試經(jīng)驗。該誤碼測試系統(tǒng)使用RS485接口,具有原理簡單、接口獨特、功能豐富等特點,系統(tǒng)具有較好的可擴展性。
            • 關(guān)鍵字: FPGA  485  RS  接口    

            子帶分解的自適應(yīng)濾波器的FPGA實現(xiàn)

            • 基于子帶分解的自適應(yīng)濾波器在提高收斂性能的同時又可以節(jié)省一定的計算量。采用Altera公司的仿真軟件Altera DSP Builder和QuartusⅡ7.2進行子帶分解的NLMS算法的自適應(yīng)濾波器現(xiàn)場可編程門陣列設(shè)計,利用Simulink和ModelSim對設(shè)計方案進行了模型仿真和功能仿真,達(dá)到較好的效果。
            • 關(guān)鍵字: FPGA  分解  自適應(yīng)濾波器    

            常用FPGA/CPLD四種設(shè)計技巧

            • 常用FPGA/CPLD四種設(shè)計技巧,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題,本文僅介紹一些常用的設(shè)計思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導(dǎo)日
            • 關(guān)鍵字: 技巧  設(shè)計  FPGA/CPLD  常用  

            AEMB軟核處理器的SoC系統(tǒng)驗證平臺的構(gòu)建

            • SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC,同時深亞微米工藝帶來的設(shè)計困難等使得SoC設(shè)計的復(fù)雜度大大提高。仿...
            • 關(guān)鍵字: FPGA  SoC  系統(tǒng)驗證平臺  AEMB  軟核處理器  

            基于FPGA的RS485接口誤碼測試儀的設(shè)計

            • 摘要:介紹了一種基于FPGA的誤碼測試儀的設(shè)計原理、實現(xiàn)過程及調(diào)試經(jīng)驗。該誤碼測試系統(tǒng)使用RS485接口...
            • 關(guān)鍵字: FPGA  RS485  誤碼測試儀  

            可實現(xiàn)快速鎖定的FPGA片內(nèi)延時鎖相環(huán)設(shè)計

            • 摘要:延時鎖相環(huán)(DLL)是一種基于數(shù)字電路實現(xiàn)的時鐘管理技術(shù)。DLL可用以消除時鐘偏斜,對輸入時鐘進行分頻、倍頻、移相等操作。文中介紹了FPGA芯片內(nèi)DLL的結(jié)構(gòu)和設(shè)計方案,在其基礎(chǔ)上提出可實現(xiàn)快速鎖定的延時鎖相環(huán)
            • 關(guān)鍵字: FPGA  延時  鎖相環(huán)    

            使用SignalTap II邏輯分析儀調(diào)試FPGA

            • 摘 要 :本文介紹了可編程邏輯器件開發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用,并給出一個具體的設(shè)計實例,詳細(xì)介紹使用SignalTap II對FPGA調(diào)試的具體方法和步驟。
              關(guān)鍵字 : SignalTap;硬件調(diào)試
            • 關(guān)鍵字: SignalTap  FPGA  邏輯分析儀  調(diào)試    

            復(fù)用器重構(gòu)降低FPGA成本

            • 摘 要: 本文介紹了一種新的復(fù)用器重構(gòu)算法,能夠降低FPGA實際設(shè)計20%的成本。該算法通過減少復(fù)用器所需查找表(LUT)的數(shù)量來實現(xiàn)。算法以效率更高的4:1復(fù)用器替代2:1復(fù)用器樹。算法性能的關(guān)鍵在于尋找總線上出現(xiàn)的
            • 關(guān)鍵字: FPGA  復(fù)用器    

            利用FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC

            • 數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外,F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
            • 關(guān)鍵字: FPGA  CPLD  ADC  數(shù)字邏輯    
            共6404條 319/427 |‹ « 317 318 319 320 321 322 323 324 325 326 » ›|

            fpga-ask介紹

            您好,目前還沒有人創(chuàng)建詞條fpga-ask!
            歡迎您創(chuàng)建該詞條,闡述對fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473